연산증폭기(OP Amp: Operational Amplifier)에 대해 알아봅시다

[덤보]

연산증폭기(Operational Amplifier : Op Amp)에 대해 알아봅시다.

연산증폭기(Operational Amplifier : Op Amp)는 아날로그 회로에서 가장 기본적으로 사용되는

능동소자 중의 하나인 아날로그 IC로, 아날로그 컴퓨터에 사용되어 더하기, 빼기, 곱하기, 나누기 및 

미분, 적분 등의 가감승제 연산기능을 수행한 이유로 연산증폭기라 불리게 되었다고 합니다.

보통 연산증폭기(OP Amp) 구조는 2개의 입력단과 하나의 출력단, 2개의 전원단자로 구성되어 있고, 

오프셋 제거(Offset null) 단자와 주파수 보상을 위한 단자를 추가적으로 가진 것도 있답니다.

   

입력단자는 반전(Inverting)입력(역상입력)과 비반전(Noninverting)입력(정상입력) 단자로 구성되어 있는데,

반전입력에 입력된 신호는 위상이 180° 반전되어 출력되고, 비반전입력에 입력된 신호는 

동일 위상을 가진 신호로 출력되어 진답니다.

전원단자는 보통 2개의 양전원을 사용하지만, 단일 전원을 사용하거나 불평형 양전원을 사용할 수도 있답니다.

연산증폭기(OP amp)의 내부 구조는 입력단의 차동증폭기와 전압증폭기(레벨 시프트라고합니다.), 

출력단 증폭기로 구성되고, 기본적인 연산증폭기(OP Amp)의 기본 블록은 다음과 같답니다.

연산증폭기(OP Amp)는 다음과 같은 특징을 가지고 있답니다.

- 전압 이득이 매우 큰 전압제어 전압원으로 동작이 가능하고, 높은 입력 임피던스와 낮은 출력 임피던스를 

  가지고 있어 연속하여 연결하여도 될 정도로 부하 저항값이 아주 작습니다.

- 입력신호는 차동신호와 동상신호를 모두 수용하는데, 차동신호 입력만 증폭동작을 수행하게 된답니다.

  동상신호 입력 역시 증폭동작을 수행하지만 출력단의 중첩효과에 의해 제거되어 무한대의 

  동상모드제거(CMRR) 또는 공통모드제거 특성을 갖는답니다.

- 입력전압, 전류가 0일 때 출력전압 전류도 0으로 오프셋 전압 전류가 0입니다.

- 거의 무한대의 대역폭을 갖으며 출력은 주파수와 무관하여 거의 무한대의 주파수까지 일정한 이득을 갖는답니다.

이러한 연산증폭기(OP Amp)는 반전 증폭기(Inverting Amplifier), 비반전 증폭기(Noninverting Amplifire), 

전압플로워, 연산회로, 비선형회로, 발진회로, 능동필터회로, 전원 안정화 회로에 사용된답니다.

연산증폭기의 동작을 이해하기 위해서는 앞서 언급한 특성을 갖기 위한 이상적인 연산증폭기는 개방루프이득과 

입력저항이 매우 큰값(무한대)을 가지고, 입력 바이어스 전류와 출력 저항은 아주 작은값(0), 동상모드제거비 또는

공통모드 제거비(무한대)는 매우 큰값을 가져야 한답니다.

이상적인 연산증폭기의 이득이 무한대가 되려면, 증폭기 입력 단자간의 전압이 영(zero)에 가까워야 하고,

이는 단락(Short) 상태를 의미하게 되는데, 이러한 단락상태를 가상단락(Virtual short 또는 Imaginary short)이라

한답니다.

이러한 가상단락은 연산증폭기 회로에서 중요한 역할을 하게 되는데, 연산증폭기의 입력단자를 1개를 

접지시키면, 증폭기 입력단자간의 가상단락 현상에 의해 다른 1개의 단자도 접지가 된 것과 같은 

가상접지(Virtual ground)가 구성되어 회로해석에 사용된답니다.

기본적인 연산증폭기(OP Amp)의 동작을 살펴보면, 두 입력 단자에 인가된 신호의 차를 연산 증폭기의 

자체 이득 만큼 증폭한 후 단일 신호로 출력하는 것으로, 이것을 연산증폭기의 개방 루프이득(Gain)이라하고, 

수식으로는 다음과 같이 해석 한답니다.

이와 같은 개방루프이득을 요구하는 연산증폭기는 아주 작은 입력전압에 의해서도 출력이 급격하게 포화되어 

선형동작을 상실하게 되므로 특별한 경우가 아니면 개방 루프를 사용하지 않는답니다.

연산 증폭기의 포화상태를 제거하기 위해 저항, 인덕터, 커패시터 등의 부품을 연결하여 궤환회로를 구성하여

폐루프(closed-loop) 회로를 구성하고, 폐루프 회로에 의해 낮아진 이득에 의해 출력은 포화되지 않으므로

연산증폭기의 선형동작 범위는 넓어지게 된답니다.

저항, 인덕터, 커패시터등으로 부궤환(Negative feedback)을 구성한 페루프 회로

여기서 한가지 더 알아두어야 할 것은, 페루프 구성은 반드시 출력이 반전입력(-)으로 궤환(이를 부궤환이라고 

한답니다.)되어야 한답니다.

만약 출력이 비반전입력(+)으로 궤한되면(정궤환) 가상단락 또는 가상접지가 구성되지 않아 증폭회로로 

구성되지 않고 특수한 기능을 수행하는 연산증폭기로 사용되어진답니다.

다음은 반전(Inverting), 비반전(Noninverting) 증폭기에 대해 알아보기로 합니다.

[Der Techniker]

전자공학 전공하신 분의 말씀에 의하면 OP Amp는 회로설계를 함에 있어서 매우 중요한 소자라고 하였습니다. 그리고 내부 구조가 엄청나게 복잡해서 대학원에서 다룰 정도라고 하였습니다. 글 잘 읽었습니다. 감사합니다.