CMOS 연산 증폭기 회로는 아날로그와 혼합 신호 VLSI 회로의 설계에 응용된다.
이러한 연산 증폭기들은 이미 특정한 목적을 가지고 설계되었기 때문에 이들은 우리가 원하는 몇몇의 특성,
즉 높은 직류이득, 넓은 주파수 대역, 또는 넓은 출력 스윙 등을 이루기 위해서 최적화 될 수 있다.
예를 들어 여러 개의 CMOS 연산 증폭기들이 다른 집적 회로 속에 들어가 있어 집적 회로 외부로 전혀 연결되지 않을 수도 있다.
대부분 이런 경우에는 연산 증폭기의 출력에 연결된 부하는 기껏해야 pF 정도로 작은 커패시터이다.
따라서 이렇게 내부에 들어있는 연산 증폭기의 최종 출력단의 출력 저항은 작아야 할 필요는 없으며 집적 회로 외부로 전혀
연겨로디지 않으므로 정전기에 의해 입력 MOSFET의 게이트 절연층이 파괴될 위험도 없다.
그러므로 이같이 내부에 존재하는 CMOS 연산 증폭기는 게이트 보호를 위한입력부에 클램핑 다이오드가 필요 없으므로
이 다이오드를 통해 빠져나가는 누설 전류에 의한 성능 저하도 없게 된다.
즉 입력 저항이 거의 무한대라는 장점을 구현할 수 있다.
* 참고문헌 : 마이크로전자회로, 정원섭, 김현철, 김호성, 도규봉, 유상대, 젇덕진, p.1021