FPGA LED Blink on PL

[정다훈]

# PL영역을 사용해서 LED 점등예제

<top module>

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82

////////////////////////////////////////////////////////////////////////////////// // Company: Personal // Engineer: Matbi / Austin // // Create Date: // Design Name: lab5_matbi // Module Name: lab5_matbi // Project Name: // Target Devices: Zybo Z7-20 // Tool Versions: // Description: Counter Test. blink LEDs (DUT) // Dependencies: // // Revision: // Revision 0.01 - File Created // Additional Comments: // //////////////////////////////////////////////////////////////////////////////////   `timescale 1ns / 1ps   module lab5_matbi(     input         clk,     input        reset_n,     input [3:0] sw,       output [3:0] led     ); `ifdef XSIM_MATBI wire [31:0] w_i_cnt_th_25M     = 32'd25; wire [31:0] w_i_cnt_th_50M     = 32'd50; wire [31:0] w_i_cnt_th_100M = 32'd100; wire [31:0] w_i_cnt_th_200M = 32'd200; `else // Implementation wire [31:0] w_i_cnt_th_25M     = 32'd25000000; wire [31:0] w_i_cnt_th_50M     = 32'd50000000; wire [31:0] w_i_cnt_th_100M = 32'd100000000; wire [31:0] w_i_cnt_th_200M = 32'd200000000; `endif     counter_toggle_out  u_counter_toggle_out_25M (     .clk        (clk),     .reset_n    (reset_n),     .enable        (sw[0]),     .i_cnt_th    (w_i_cnt_th_25M),     .o_toggle    (led[0]) );   counter_toggle_out  u_counter_toggle_out_50M (     .clk        (clk),     .reset_n    (reset_n),     .enable        (sw[1]),     .i_cnt_th    (w_i_cnt_th_50M),     .o_toggle    (led[1]) );   counter_toggle_out  u_counter_toggle_out_100M (     .clk        (clk),     .reset_n    (reset_n),     .enable        (sw[2]),     .i_cnt_th    (w_i_cnt_th_100M),     .o_toggle    (led[2]) );   counter_toggle_out  u_counter_toggle_out_200M (     .clk        (clk),     .reset_n    (reset_n),     .enable        (sw[3]),     .i_cnt_th    (w_i_cnt_th_200M),     .o_toggle    (led[3]) );       endmodule   Colored by Color Scripter

cs

<sub module>

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48

////////////////////////////////////////////////////////////////////////////////// // Company: Personal // Engineer: Matbi / Austin // // Create Date: // Design Name: 32 bit counter // Module Name: counter_toggle_out // Project Name: // Target Devices: // Tool Versions: // Description: counting 0~100M-1 //                 // Dependencies: // // Revision: // Revision 0.01 - File Created // Additional Comments: // //////////////////////////////////////////////////////////////////////////////////   `timescale 1ns / 1ps module counter_toggle_out (     input             clk            ,     input             reset_n        ,     input             enable        ,     input [31:0]    i_cnt_th    ,     output reg        o_toggle     );       reg [31:0] cnt_always;       always @(posedge clk or negedge reset_n) begin         if(!reset_n) begin                          cnt_always     <= 0;               o_toggle    <= 0;         end else if (!enable) begin  // if enable is '1', count             cnt_always     <= 0;               o_toggle    <= 0;         end else if (cnt_always >= i_cnt_th-1) begin             cnt_always     <= 0;              o_toggle    <= ~o_toggle;         end else begin             cnt_always <= cnt_always + 1;          end     end   endmodule   Colored by Color Scripter

cs

led 0~4번까지 속도가 다다를것이다 예상가능

# 내가 만든 IP를 Package 하기

Project 생성 후 RTL 코드 추가하고 tools에 package Ip 선택

Package IP 누르면 IP 생성

IP 만들면 다시 새로운 VIVADO project를 열어야함 --> Creat Block Design

settings에 내가 만든 IP 추가

IP 불러오기

External 할때 주의할점 !! xdc파일과 변수명을 똑같이 맞춰줘야함!!

clk을 사용하기위해 ps Ip불러오기

원하는 주파수 설정 가능 (여기선 100Mhz로 설정)

HW 블록