D FlipFlop 이해 및 실습

[정다훈]

# 플립플롭이란

전자공학에서 1비트의 정보를 보관하고 유지할 수 있는 회로이며 순차회로의 기본요소이다.

<특징>

1. 이전상태를 계속 유지하여 저장한다.

2. 휘발성 메모리이다.

• 조합회로 : 입력 신호만으로 출력이 결정되는 회로이다(and, or에 값을 넣으면 값이 바로 출력되는 로직 --> 시점과 관계 x)
• 순차회로 : 이전 상태의 신호와 외부 입력 신호에 따라 출력이 결정되는 회로이다. (시점에 따라서 결과값이 달라지는로직

Dflipflop의 SR신호는 S,R신호가 모두 0일때 D값과 CLK에 의해서 값이 결정되며 둘중 하나가 1이 되는 상황에는 비동기로 즉각 Q, Q'가 값이 반영되게 된다.

단, S와R이 둘다 1인경우 Q와 Q'는 모두 1이 되므로 값을 사용하지 않는다. (Q = ~Q' 조건에 위배)

# Reset 신호를 활용한 dflipflop실습

dflipflop의 로직

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74

`timescale 1ns / 1ps   module d_ff_test(     input     clk                        ,     input     sync_reset                ,     input     async_reset                ,     input     async_reset_n            ,       input     i_value                    ,     output  o_value_sync_reset        ,     output  o_value_async_reset        ,     output  o_value_async_reset_n    ,     output  o_value_mixed_reset        ,     output  o_value_no_reset     );       reg  r_ff_sync_reset    ;     reg  r_ff_async_reset    ;     reg  r_ff_async_reset_n    ;     reg  r_ff_mixed_reset    ;     reg  r_ff_no_reset        ; // D_FF (Case 1. sync reset)     always @ (posedge clk) begin         if(sync_reset) begin                r_ff_sync_reset <= 1'b0;         end else begin             r_ff_sync_reset <= i_value;         end        end // D_FF (Case 2. async reset)     always @ (posedge clk or posedge async_reset) begin         if(async_reset) begin                r_ff_async_reset <= 1'b0;         end else begin             r_ff_async_reset <= i_value;         end        end   // D_FF (Case 3. async reset_n)     always @ (posedge clk or negedge async_reset_n) begin         if(!async_reset_n) begin   // Prefer logical negation //        if(~async_reset_n) begin    //        if(async_reset_n == 1'b0) begin                r_ff_async_reset_n <= 1'b0;         end else begin             r_ff_async_reset_n <= i_value;         end        end   // D_FF (Case 4. Mixed async/sync reset)     always @ (posedge clk or posedge async_reset) begin         if(async_reset) begin             // async reset             r_ff_mixed_reset <= 1'b0;         end else if (sync_reset) begin     // sync reset             r_ff_mixed_reset <= 1'b0;         end else begin             r_ff_mixed_reset <= i_value;         end        end   // D_FF (Case 5. no reset)     always @ (posedge clk) begin         r_ff_no_reset <= i_value;        end   // Assign     assign  o_value_sync_reset        = r_ff_sync_reset    ;     assign  o_value_async_reset        = r_ff_async_reset    ;     assign  o_value_async_reset_n    = r_ff_async_reset_n;     assign  o_value_mixed_reset        = r_ff_mixed_reset    ;     assign  o_value_no_reset          = r_ff_no_reset    ;   endmodule Colored by Color Scripter

cs

1. sync_reset : clk에 상승엣지에서만 동작함

2. async_reset : clk과는 무관하게 동작함

3. async_reset : clk과는 무관하게 동작함(async_reset의 반대값이 들어왔을때 reset)