옹스트롱 공정까지 갔을 때의 양자 터널링 현상에 대해 설명해주세요.

반도체 공정이 옹스트롬( 0.1nm}) 단위까지 미세화되었을 때 부딪히는 가장 거대한 물리적 장벽이 바로 **양자 터널링(Quantum Tunneling) 현상**입니다. 일상 세계에서는 공이 높은 벽을 만나면 튕겨 나오지만, **원자 수십~수개 크기 수준의 미세한 미시 세계에서는 전자가 에너지 장벽(벽)을 넘지 않고 '스르륵 통과'해 버리는 기이한 현상**이 발생합니다. ### 1. 양자 터널링이 왜 일어날까요? (파동-입자 이중성) 고전물리학에서 전자는 알갱이(입자)지만, 양자역학의 세계에서 전자는 **'파동'의 성질**을 동시에 가집니다. * **전자의 위치는 확률적:** 전자는 특정한 한 점에 딱 고정되어 있는 것이 아니라, 공간상에 존재할 '확률'로 퍼져 있습니다. * **장벽이 얇아질 때:** 트랜지스터의 절연막(벽)이나 회로 간격이 충분히 두꺼울 때는 전자의 파동이 벽을 뚫지 못하고 가로막힙니다. 하지만 옹스트롬 공정(10\sim14\text{\AA} 이하)처럼 **절연막 두께가 원자 몇 개 층 수준으로 극도로 얇아지면, 전자의 존재 확률 파동이 벽 반대편까지 침투**하게 됩니다. * **벽을 통과하는 전자:** 결국 전자가 벽을 부수거나 넘어서는 것이 아니라, 마치 유령처럼 벽 건너편에서 '짠'하고 나타나는 현상이 벌어집니다. ### 2. 반도체에서 양자 터널링이 일으키는 3가지 문제 트랜지스터는 원래 전기를 통하게 하거나(1), 차단하는(0) **'스위치'** 역할을 해야 합니다. 하지만 양자 터널링이 발생하면 스위치로서의 기능을 잃게 됩니다. 1. **누설 전류(Leakage Current)의 폭증:** 스위치를 분명히 꺼두었는데도(Off 상태), 전자가 절연막을 뚫고 계속 흘러 나갑니다. 2. **발열과 전력 소모 가중:** 꺼진 상태에서도 전력이 줄줄 새기 때문에 스마트폰이나 데이터센터의 발열이 극심해지고 배터리가 순식간에 방전됩니다. 3. **신호 오류(Noise):** 전자가 제멋대로 넘어다니면서 디지털 신호인 '0'과 '1'의 경계가 무너져 반도체가 연산 오류를 일으킵니다. ### 3. 반도체 업계는 이를 어떻게 극복하고 있을까요? 옹스트롬 시대를 연 반도체 기업들은 물리 법칙 자체를 바꿀 수는 없기 때문에, **구조(Shape)와 소재(Material)를 완전히 바꾸는 방식**으로 전자를 가두고 있습니다. * **GAA(Gate-All-Around) 및 CFET 구조:** 전자가 흐르는 통로(채널)의 1~3면만 감싸던 기존 방식에서 벗어나, **통로 4면 전체를 게이트가 완벽히 둘러싸는 GAA 구조**를 적용했습니다. 전자를 사방에서 강력한 전기장으로 틀어쥐어 샐 틈을 줄이는 것입니다. 차세대에는 이를 위아래로 쌓는 **CFET(상적형 트랜지스터)**로 발전합니다. * **High-k (고다이얼렉트릭) 신소재:** 기존 실리콘 산화물 대신 전기적 특성이 뛰어난 신소재(하프늄 계열 등)를 사용합니다. 이렇게 하면 **물리적인 두께는 원자 여러 층으로 두껍게 유지하면서도, 전기적으로는 극도로 얇은 효과**를 내어 양자 터널링을 물리적으로 차단할 수 있습니다. * **2D 원자 소재 도입:** 실리콘 대신 원자 한 층 두께에서도 전자가 밖으로 튀어나가지 않고 잘 흐르는 **2차원 신소재(MoS₂ 등)**를 트랜지스터 채널에 적용하는 연구가 활발히 진행 중입니다. > **한 줄 요약** > 옹스트롬 공정의 양자 터널링은 **"전자가 원자 수준으로 얇아진 벽을 유령처럼 통과해 버리는 현상"**이며, 이를 막기 위해 반도체 산업은 **4면을 감싸는 3D 구조(GAA)와 하프늄 등 차세대 신소재**로 전자를 강력하게 가두는 방식을 취하고 있습니다. >