op amp(오피엠프)

[겨울여행]

Exp. 1:

Operational Amplifier and Its Application

---

(1) Operational Amplifier (연산 증폭기)

---

1. 목적

     연산 증폭기로 이뤄진 pH-meter의 기본적인 회로들을 구성해 봄으로써 화학 기기에서 광범위하게 사용되는 연산 증폭기 (op amp)의 기능을 이해한다.

2. 원리

    연산 증폭기 (operational amplifier; op amp)는 연산을 위해서 사용할 수 있는 일종의 차등 증폭기 (differential amplifier) 이다. 저항, 커패시터, 다이오드 등 연산 증폭기의 외부 회로에 붙은 몇 가지 소자를 바꿈으로써 여러 가지 선형 또는 비선형 동작을 안정되게 행할 수 있다. 요즈음은 여러 종류의 연산 증폭기가 아주 싼 값에 공급되고 있기 때문에 아날로그 시스템 설계에 있어서 연산 증폭기가 차지하는 비중이 상당히 커졌다. 이 절에서는 연산 증폭기의 선형 및 비선형 응용에 대하여 살펴보기로 한다.

     (1) 이상적인 연산 증폭기

    일반적으로 연산 증폭기는 두 개의 입력 단자와 하나의 출력 단자를 가지며 그 이득 (gain)은 상당히 커서 적어도 ~10⁵ 이상이 된다. 그림 1(a)에 도시된 것이 연산 증폭기의 기호다. 연산 증폭기는 기본적으로는 (+)와 (-) 입력 단자에 가해지는 전압의 차이를 입력으로 하여 이에 상응하는 출력을 나타내는 일종의 차등 증폭기다.

      이상적인 연산 증폭기는 다음과 같은 특성을 가진다:

            증폭도 G = ∞

            υ_n = υ_p 일 때 υ_o = 0 [그림 1(b) 참조]

            동작 주파수 대역폭  BW  (band width) = ∞

            입력 임피던스 Z_i = ∞

            출력 임피던스 Z_o = 0

      이와 같은 특성을 감안하여 연산 증폭기의 모델을 만들면 그림 1(b)와 같이 된다. 물론 실제 제품들은 이 특성들을 정확히 만족시키지는 못하겠지만 거의 비슷한 수준은 되므로, 이 특성들을 기반으로 하여 회로를 설계해도 별 무리가 없겠다.

 

(a) op amp 다이어그램.                                (b) op amp의 기호.

그림 1. 연산 증폭기의 모식도

(2) 기본 되먹임 구조
       

 

	x: 입력,  y: 출력,  G: 증폭도
	N: divider ratio
그림 2. 연산 증폭기의 되먹임 구조.

;

만약

이면,

Non-feedback system 구조를 가지는 증폭기는 자신이 원하는 정확한 증폭도를 만들기 힘들다. 예를 들면, 온도나 습도 등의 이유로 G가 변하기 때문이다. 그러나 feedback system은 G가 크기만 하다면 (~10⁵) 외부의 영향에 의해 G 값이 변하여도, 전체 시스템의 출력 신호 y = N•x은 거의 변하지 않게 된다. N을 어떻게 구성하는가에 관해서는 다음 절에서 논한다.

      (3) 연산 증폭기

	그림 3(a). 연산 증폭기: 여기서 G: gain (105 ~ 106)           V+ : non-inverting input           V- : inverting input
output = G(V+ - V-)

연산 증폭기는 그림 3(a)와 같은 구조를 가지고 있다.

구조는 V⁺ (non-inverting imput)에 걸리는 전압과 V^- (inverting input)에 걸리는 전압의 차를 증폭도 G (10⁵~10⁶)배 만큼 증폭하여 출력하는 구조다. 여기서, G는 정밀한 값을 가지는 것이 아니라 큰 값을 가지기만 하면 된다. 이는 연산 증폭기가 싼값에 제조될 수 있는 이유다. 이러한 연산 증폭기가 정밀한 증폭 회로에 사용되기 위해서는 되먹임 구조를 가져야 한다. 그 구조는 그림 3(b)와 같다.

그림 3(b). 연산 증폭기의 되먹임 구조.

이와 같은 구조를 가지면, 출력 y = Nx의 정밀한 증폭도를 가지는 증폭기로 작동할 수 있다.

여기서 ÷N의 구조는 저항을 이용한 voltage divider를 이용하여 구성할 수 있다.

그림 3(c)에서 저항 R₁과 R₂가 직렬로 연결되어 있을 때, R₂의 끝에 V₁이라는 전압이 걸려있고, R₁의 끝에 0 V가 걸려 있다면, V₂의 전압은 다음과 같이 구할 수 있다.

R1과 R2 전체에 흐르는 전류

이고,

으로 계산된다.

여기서 만일 R₁ = R₂이면, V₂ = ½V₁과 같이 ÷2의 회로를 구성할 수 있으며, R₁과 R₂를 변화시키면, 다른 비율의 ÷N을 구성할 수 있다.

그림 3(c). Voltage divider 회로: V₂ = V₁ /N .

이 저항을 이용한 voltage divider를 op amp와 결합하여 다시 그리면,

이와 같은 정밀 증폭 기능 이외에 op amp에 대해서 알아야 할 특성은 다음과 같다.

첫 번째, 이상적인 op amp의 non-inverting input과 inverting input은 단지 전압을 감지하는 부분일 뿐, 이 단자로는 전류가 전혀 흐르지 않는다. 이를 input impedence가 ∞ 라고 한다.

두 번째, 이상적인 op amp의 output에서 나오는 전압은 전류를 아무리 많이 흘려도 변화가 없다. 이때 output impedence가 0 이라고 한다.

세 번째, op amp가 feedback mechanism에 의해 정상적으로 작동할 때는 non-inverting input과 inverting input 간 전압 차는 수십 ㎶ 이하여야만 한다. 이는 다음과 같은 식으로 계산되는데, output 전압이 수 V일 때, G ~10⁵ 이라면, V⁺ -  V^- = 수V/10⁵ ~ 수㎶ 가 됨을 알 수 있다.

      (4) Inverting 증폭 회로

그림 4(a). Inverting 증폭 회로.

Inverting 증폭 회로는 4(a)와 같은 구조를 가지고 있다.

만일 이러한 구조에 Vin이라는 전압이 걸리면, feedback mechanism에 의해

와 같게된다.

이것을 이용하면, 전체 증폭도를 다음과 같이 구할  수 있다. R₁의 한쪽 끝은 V_in의 전압이 걸리고, 다른 쪽은 op-amp의 inverting input과 연결되는데, 이곳의 전압은 non-inverting input의 전압 0 V와 같으므로, R₁의 양단에는 V_in의 전압이 걸린다. 그러므로 R₁에 흐르는 전류는 i = V_in/R₁임을 알 수 있다. op amp의 input 단자로는 전류의 출입이 전혀 없으므로, 이 전류는 R₂를 통해서 흐르게 된다. R₂를 통해 흐르는 전류는  i = V_in/R₁과 같고 R₂의 양단에 걸리는 전압은 iR₂ = (R₂/R₁)V_in이 된다. R₂의 한쪽 끝의 전압은 op amp의 inverting-input과 연결되어 있어 0 V를 가지며, 전류는 높은 곳에서 낮은 곳으로 흐르므로 V_out의 전압은 V_out= -(R₁/R₂)V_in으로 계산된다.

      (5) Non-inverting 증폭기

그림 5(a). Non-inverting 증폭 회로.

Non-inverting 증폭기는 그림 5(a)와 같은 구조를 가진다. Feedback mechanism에 의해 non-inverting input과 inverting input의 전압은 같아지게 되고 모두 V_in을 가진다. 이럴 경우 R₁의 양단에 걸린 전압은 V_in이 되고 R₁을 통해 흐르는 전류는 i = V_in/R₁ 이 된다. 여기서 op amp의 input 단자들은 전류의 출입이 없으므로, 이 전류는 오직 R₂를 통해서 흐르게 된다. 그러므로 R₂의 양단에 걸린 전압을 iR₂ = (R₂/R₁)V_in이 된다. 이때 V_out은 R₁과 R₂의 양단에 걸린 전압의 합이므로 V_out = V_in + (R₂/R₁)V_in이 된다.

여기서 R₂ = 0인 회로를 구성하면 그림 5(b)와 같은 회로를 그리게 된다.

그림 5(b). 그림 5(a)와 기능이 같은 회로.

이 회로의 식을 따르면, Vout = Vin과 같게 되어, 증폭도는 1이 된다. 그러나 op amp의 input 단자로는 전류가 전혀 (<50 ㎀) 흐르지 않으므로, pH 전극과 같은 아주 작은 전하에 의해 생기는 전압을 측정할 수 있다. 이와 같은 회로를 voltage follower라고 부른다. 만일 pH 전극에서 전류를 흘리면서, 전압을 측정하게 되면 얇은 membrane 사이에 생기는 전하의 양이 줄어들어, 전압이 감소하여 0에 가까워지게 된다.[그림 5(c) 참조].

	그림 5(c). 전류가 흐를 때 생기는 현상.
	그림 5(d). 전류가 흐르지 않을 때 생기는 현상.

그러나 op-amp를 이용하여 전류를 흘리지 않고, 전압을 측정하면, membrane 사이의 전자가 소모되지 않아 전압을 정확히 측정할 수 있고[그림 5(d) 참조], pH에 따라 다음과 같은 식을 따른다:

V = c + 59 mV log[H⁺]γ_H+

이러한 원리를 이용하면 직접 pH-meter를 제작할 수 있다.

     (6) pH 7일 때, 출력 전압을 0 V로 조정하기

 pH 7인 경우, 완충 증폭기에서 나오는 전압은 0 V가 아니다. 이 전압을 0 V로 맞추어 주면 편리하다. 그 이유는 pH 7보다 높을 때와 낮을 때가 똑같은 비율로 증폭되도록 하기 위해서다. 아래의 그림(그림 6) 은 point w의 전압을 0 V로 맞추기 위해 사용된 가변 저항을 포함하는 회로를 나타낸 것이다.

  참고: 가변 저항은 저항값을 변화시키는 기능을 하며, 3개의 다리를 가진 부품이다. 회로는 그림과 같으며, 단자 1과 3사이의 저항은 언제나 일정하고, 저항을 변화시키면 1-2 사이와 2-3 사이의 저항이 변화하는데, 그 합은 1-3사이의 저항과 같다.

 위에서 설명한 pH 7일 때, 0 V로 조정하는 회로는 다음과 같다. pH 전극을 pH 7인 완충 용액에 넣고 가변 저항 I knob을 돌려 조정하면, 측정 point I에서 0 V로 조절할 수 있다.

그림 6. pH 7인 완충 용액에서 측정 point 1에서 0 V로 조정하는 회로도.

     (7) 증폭도 (Gain) 기울기 조정 회로

pH 7에서 0 V로 조정된 회로가 다른 pH에서 적절한 전압을 가지기 위해서는 그림 7(a)에서처럼 기울기가 조정되어야 하며, 이는 반전 회로를 이용하여 구성할 수 있다.

  

그림 7(a). pH와 출력 전압 사이의 기울기 조정.

그림 7(b). pH와 출력 전압 사이의 기울기를 조정하는 반전 회로.

반전 회로는 R₂/R₁의 비를 이용하여 증폭도를 조절할 수 있으므로, R₁의 값을 조정하여, 증폭도를 조절할 수 있다. R₁의 저항 구성에서 1 kΩ은 R₁이 0 V가 되어 전체적인 증폭도가 무한대가 되는 것을 막기 위해서다.

 여기까지 회로가 완성되면, multimeter로 point 2에서 pH 변화에 따른 전압을 측정할 수 있는데 알아보기 쉽게 하기 위해서, pH 7일 때, 0.7 V가 나오고 pH 4일 때, 0.4 V가 나오도록 할 필요가 있다. pH에 따른 전압의 기울기 (증폭도)는 0.1 V/pH가 되는데, 이는 가변 저항 2를 조정하여 조절할 수 있다.

그러나, 전체적으로 0.7 V를 측정 point 2에 더해야만 pH = 7일 때, 0.7 V가 나오고 pH 4일 때 0.4 V가 나오도록 할 수 있다. 그래서 다음과 같은 회로가 필요하다.

그림 7(c). 덧셈하는 연산 증폭기 회로도.

반전 회로는 그림 7(c)와 같이 2개의 전압을 더할 수 있는 회로를 구성할 수 있다. 이러한 회로를 그림 7(b)에 적용하면, 그림 7(d)와 같다.

그림 7(d). pH-meter의 회로도.

그림 7(d)의 회로는 가변 저항 2를 조절하여 기울기를 조절할 수 있음과 동시에 가변 저항 3을 조절하여 그림 7(e)와 같이 전체적인 높낮이를 조절할 수 있다. 그림 8은 이 실험에서 제작한 pH-meter의 전체 회로도다.

그림 7(e). pH 대 출력 전압 직선의 절편 (off set) 조정.

그림 8. pH-meter의 전체 회로도

3. 실험 방법

1.	그림 6을 bread board에 구성한다.
2.	전극을 pH 7인 buffer 용액에 담그고, 측정 point 1을 multimeter로 0 V가 되도록 가변 저항 1을 조절한다.
3.	그림 7(c)를 구성한다.
4.	pH 7 buffer 용액에 담그고, 측정 point 1을 multimeter로 측정하여, 다시 한 번 0 V가 되는지 확인한다. 그 이후 0 V이면, 측정 point 2의 전압이 0.7 V가 되도록 가변 저항 3을 조절한다.
5.	pH 4인 buffer 용액에 담그고, 측정 point 2의 전압이 0.4 V가 되도록 가변 저항 2를 조절하여 증폭도의 기울기를 조절한다.
6.	BB의 전원 장치를 배선한다.( +5V,-5V,ground)
7.	구성된 pH-meter를 사용하여 미지 시료의 pH를 측정한다.
참고: 아래는 stand alone pH-meter를 만드는 과정이므로 흥미있는 학생들은 참고하기 바람.

<< Part 1 >>

1. 원리

   앞에서  설명한 pH 미터 회로의 출력 신호는 아날로그 전압이다. 이것을 십진수의 pH 값으로 나타내기 위해서는 이 아날로그 출력을 이진수의 디지털 신호로 변환시키는 AD converter와 이진수를 BCD(Binary Coded Decimal)로 바꾸어 주는 binary to BCD converter를 이용해야 한다.

 

그림 1. AD Converter 회로의 구성

   1) AD Converter

   아날로그 입력 전압을 저장시켜 놓고 이 값과 가장 비슷한 이진수를 출력하는 부분으로서, 사용되는 변환 방식에 따라 몇가지 유형의 converter가 존재한다. 여기서는 연속 근사 방식을 사용하는 경우에 대해 알아보기로 한다. 이 방식은 아날로그 입력 전압을 잠시 저장하였다가 MSB(Most Significant Bit)에서부터 저장된 입력 전압과 각 bit에 해당하는 기준 전압을 비교하여 입력 전압이 기준 전압보다 작으면 0을 할당하고 입력 전압이 크면 1을 할당함으로써 최종적으로 입력 전압과 가까운 이진수를 출력하는 방식이다. 이 때 비교를 위한 기준 전압은 digital to analog converter가 제공한다.

       이렇게 출력된 각 bit의 출력 신호는 8개의 LED(lighr emitting diode)로 입력되어 이진수로 나타낸다. 각 LED에 불이 들어오면 1을 나타내고 꺼지면 0을 나타낸다.

그림 2. 연속근사형 AD Converter

그림 3. AD converter의 회로도

    2) Binary to BCD Converter

    이진수 신호를 BCD로 변환시켜 최종적인 출력 신호를 2자리의 십진수로 나타내도록 하는 부분이다. 하나의 seven segment display가 최대 9까지 나타낼 수 있으므로 9보다 큰 값일 경우에는 10의 자리를 나타내는 display에 1을 나타내도록 하는 이진수 신호를 보내고 1의 자리의 display에는 다시 0부터 카운트 하도록 입력 신호를 보내야 하기 때문에 이러한 장치가 요구된다.

10 진수	2 진수	10의 자리		1의 자리
		BCD	display	BCD	display
0	0000	0000	0	0000	0
1	0001	0000	0	0001	1
2	0010	0000	0	0010	2
3	0011	0000	0	0011	3
4	0100	0000	0	0100	4
5	0101	0000	0	0101	5
6	0110	0000	0	0110	6
7	0111	0000	0	0111	7
8	1000	0000	0	1000	8
9	1001	0000	0	1001	9
10	1010	0001	1	0000	0
11	1011	0001	1	0001	1
12	1100	0001	1	0010	2
13	1101	0001	1	0011	3
14	1110	0001	1	0100	4
15	1111	0001	1	0101	5

2. 실험방법

1.	필요한 부품의 용량과 개수를 확인한다.
2.	Wish Board(WB)의 기능과 사용법을 익힌다.
3.	WB의 전원 장치를 배선한다.(+5V, -5V, ground)
4.	필요한 반도체의 단자 연결법을 아래의 connection diagram을 통해 확인한다.
5.	그림 3을 참고하여 ADC 0804 LCN 반도체 부분의 배선을 하고 회로를 완성한다.
6.	ADC 0804 LCN 반도체의 가변저항을 연결한 후 LED가 전류의 양에 따라 이진법에 의해 작동하는지 확인한다.
7.	part 2 의 그림 2를 참고하여 displayer, logic gate 및 기타 전자부품들의 전원 장치 배선 후 회로를 완성한다.
8.	Logic gate에서 나오는 출력 신호에 의해 display가 적절하게 작동하는지 확인한다.
9.	pH 미터 회로와 AD converter 회로를 연결한 후 보정한다.
10.	미지시료의 pH를 측정한다.

<< Part 2 >>

1. 원리

    지금까지 제작된  ACD의 output는 이 진수이므로, 사람이 직접 알아보기 힘들다. 따라서 이 진수를 사람이 쉽게 알아볼 수 있는 10 진수로 표현하는 기기의 제작이 필요하다. 이를 위해서 logic gates로 이루어진 회로를 만들어야 한다. 그림 1은 몇 가지 기본 logic gates을 보여준다.

  1) Basics of digital signals

Binary Number	Basic Gates
00000000 = 0 00000001 = 1 00000010 = 2 00000011 = 3 00000100 = 4 00000101 = 5         ~ 11111111 = 255
	cf.		(NAND)		(NOR)
그림 1. Binary number, some logic gates, and truth tables.

  2) Binary to BCD converter

   pH는 0~14까지의 범위가 일반적인 값이므로, 2 자리의 수를 표현해야 한다. 그러므로 회로는 다음과 같은 구조를 가져야 한다.

이진수 (4 bit) 0~15			→	10's	(4bit)
	→				(0~9)
			→	1's	(4bit)
					(0~9)

여기서 output은 10 진수를 나타내는데, 일의 자리의 경우 0~9까지의 값만 가지므로, pH가 9를 넘으면, 다음 숫자를 하나 증가시킨다. 이러한 형식의 수를 BCD (binary-coded decimal) 이라 한다. 이를 좀 더 구체적으로 나타낸 것은 다음의 표 1과 같다. 10의 자리수는 입력이 10보다 클 때, 1의 값을 가지고 일의 자리는 입력을 10으로 나눈 나머지와 같다.

 표 1. 10 진수, 2 진수 및 BCD과의 관계

10 진수	2 진수	10의 자리		1의 자리
		BCD	display	BCD	display
0	0000	0000	0	0000	0
1	0001	0000	0	0001	1
2	0010	0000	0	0010	2
3	0011	0000	0	0011	3
4	0100	0000	0	0100	4
5	0101	0000	0	0101	5
6	0110	0000	0	0110	6
7	0111	0000	0	0111	7
8	1000	0000	0	1000	8
9	1001	0000	0	1001	9
10	1010	0001	1	0000	0
11	1011	0001	1	0001	1
12	1100	0001	1	0010	2
13	1101	0001	1	0011	3
14	1110	0001	1	0100	4
15	1111	0001	1	0101	5

   3) 회로의 구현

    어떤 시스템에서 4 비트의 값 (1011)₂이 들어올 때만 LED가 점등되는 회로를 구성할 경우가 있다. 이 때는 다음과 같은 논리 회로로 구성할 수 있다.

    만일 (1011)₂ and/ or (1100)₂ 두 가지 신호에만 LED가 점등되는 회로는 다음과 같이 구성할 수 있다.

   위의 AND gate에서 (1011)₂ 일 때, 1이 출력되고, 아래의 AND gate에서는 (1100)₂ 일 때 1이 출력되는데 이를  OR gate에 연결하면 둘 중 1개의 output만 1이어도 최종적인 output은 1이 되어 위와 같은 회로를 구성할 수 있다. 이러한 구조를 sum of product라 한다.

앞의 Binary to BCD 변환기도 이러한 원리에 의해 설계되었다. 다음의 Table 1을 보면 10의 자리에 LSB에 입력 (이 진수)가 (1010)₂, (1011)₂, (1100)₂, (1101)₂, (1110)₂, (1111)₂ 일 때만 1이다. 이러한 회로는 앞의 sum of product 구조에 의해 구성할 수 있다.

이러한 방법으로 일의 자리에 4 가지 비트의 회로를 구성할 수 있으며 완성된 회로는 그림 2와 같다.

74LS47 출력 단자와 seven segment displayer의 입력 단자를 연결하는 방법

7 seg. displayer	1	2	3	4	5	6	7	8	9	10
74LS47	c	d	↓	c	↓	b	a	↓	f	g
			common		dot			common

└-------

ADC 0804 LCN의 출력 단자 A, B, C, D가 Logic gate로 입력되는 위치

------┘

그림 2. logic gate와 seven segment displayer의 회로도

그림 3. 반도체 부품들의 connection diagram

   이 회로의 원리는 sum of product와 같지만 공통으로 사용되는 구조를 압축하여 설계된 회로다.

2. 실험 방법

1.	그림 2와 그림 3을 참조하여, Displayer, logic gate 및 기타 전자 부품들의 전원 장치를 배선한후 회로를 완성한다.
2.	Logic gate에서 나오는 출력 신호에 의해 displayer가 적절하게 동작하는지 확인한다.
3.	pH 미터 회로와 AD convert 회로를 연결한 후, 보정한다.
4.	미지 시료의 pH를 측정한다.