[하드웨어 기초연재 3] 3상태(tristate)란

<H1 style="MARGIN: 0cm 0cm 0pt">Tri-state Inverter<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /><o:p></o:p></H1> <o:p> <a href="javascript:checkVirus('grpid%3DyvbV%26fldid%3DC8DG%26dataid%3D271%26fileid%3D1%26regdt%3D20081003234235&url=http%3A%2F%2Fpds93.cafe.daum.net%2Fattach%2F2%2Fcafe%2F2008%2F10%2F03%2F23%2F41%2F48e62f36cd9c5%3F.pdf')"><img src="https://t1.daumcdn.net/cafe_image/cf_img2/bbs2/p_pdf_s.gif" border="0" alt="첨부파일" class="vam"/> TTL에서3-Statebuffer란(highimpedance).pdf</a></o:p> 우리는 이미 TTL 출력단 토템폴 회로의 동작과 오픈 콜렉터 , 오픈 드레인 방식에 대해서 배웠습니다. “(기초강의) 오픈 콜렉터와 오픈 드레인 방식” 강의 중에 후반부에 3상태 회로와 하이 임피던스 상태에 대해 잠깐 소개된 바가 있죠. 그렇다면 3상태와 하이 임피던스가 구체적으로 어떤것이며 어떻게 동작하는지 자세히 살펴보기로 하겠습니다. <o:p></o:p> 3상태(tristate)란 말 그대로 3가지 상태를 의미합니다. 하나는 High, 다른 하나는 Low 마지막 하나는 High-Impedance !!!. 그럼 이 3상태 회로는 어디에 유용할까요?  이는 “(기초강의) 오픈 콜렉터와 오픈 드레인 방식”에서도 언급한 바와 같이 출력단이 공통으로 묶여 있는 경우에 사용됩니다. 여러 개의 출력을 하나로 묶을 때에는 각 출력단의 상태에 따라 단락 회로가 될 수 있기 때문에 소자에 치명적인 손상이 발생할 수 있다는 것은 이미 앞에서 배웠기 때문에 잘 알고 있을 겁니다. 따라서 이런 현상을 방지하기 위해 3상태 회로를 사용하는데….. 그럼 3상태 회로가 어떻게 동작하는지 그 원리를 살펴보기로 하죠. <o:p></o:p>                      <?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" /><v:shapetype id=_x0000_t75 stroked="f" filled="f" path="m@4@5l@4@11@9@11@9@5xe" o:preferrelative="t" o:spt="75" coordsize="21600,21600"><v:stroke joinstyle="miter"></v:stroke><v:formulas><v:f eqn="if lineDrawn pixelLineWidth 0"></v:f><v:f eqn="sum @0 1 0"></v:f><v:f eqn="sum 0 0 @1"></v:f><v:f eqn="prod @2 1 2"></v:f><v:f eqn="prod @3 21600 pixelWidth"></v:f><v:f eqn="prod @3 21600 pixelHeight"></v:f><v:f eqn="sum @0 0 1"></v:f><v:f eqn="prod @6 1 2"></v:f><v:f eqn="prod @7 21600 pixelWidth"></v:f><v:f eqn="sum @8 21600 0"></v:f><v:f eqn="prod @7 21600 pixelHeight"></v:f><v:f eqn="sum @10 21600 0"></v:f></v:formulas><v:path o:connecttype="rect" gradientshapeok="t" o:extrusionok="f"></v:path><o:lock aspectratio="t" v:ext="edit"></o:lock></v:shapetype><v:shape id=_x0000_i1025 style="WIDTH: 177.75pt; HEIGHT: 237pt" alt="" type="#_x0000_t75"><v:imagedata o:href="http://control.cntc.ac.kr/cpu/images/Tristate_Fig1.jpg" src="file:///C:\DOCUME~1\DAVE_H~1\LOCALS~1\Temp\msohtml1\01\clip_image001.jpg"></v:imagedata></v:shape><o:p></o:p> <그림1>은 표준 TTL 소자의 전형적인 구조에 Enable(E) 단자를 추가하여 수정한 회로입니다. 보통 TTL의 입력이 두개인 것을 감안할 때 이는 Q4의 베이스단에 다이오드를 연결한것만으로 약간의 수정을 한 것이라고 볼 수 있죠. 그런데 입력단에 멀티 에미터가 있습니다. 멀티 에미터라….?? 처음보신다구요..?? 표준 TTL 소자의 특징 중에 하나인 입력단의 멀티 에미터의 동작에 대해 잘 모르는 분들을 위해 간단히 설명하면… <그림2>는 멀티 에미터의 표준 기호이고, <그림3>은 이를 등가적으로 표현한 것이다. <o:p></o:p> <v:shape id=_x0000_i1026 style="WIDTH: 299.25pt; HEIGHT: 144.75pt" alt="" type="#_x0000_t75"><v:imagedata o:href="http://control.cntc.ac.kr/cpu/images/Tristate_Fig23.jpg" src="file:///C:\DOCUME~1\DAVE_H~1\LOCALS~1\Temp\msohtml1\01\clip_image002.jpg"></v:imagedata></v:shape><o:p></o:p> <그림3>을 보면 멀티 에미터를 3개의 다이오드로 구성한 것을 알 수 있습니다. 설마 다이오드의 동작에 대해서도 모르시는 분들이 계신가요??? 만약 이에 대해서도 모르는 분들이 있다면 전자회로나 다른 관련 서적을 우선 읽고 기초 지식을 습득하실 것을 당부 드릴께요.. <o:p></o:p> 그럼..<그림1>을 다시 표현하면… 아래 <그림4>와 같이 표현할 수 있겠습니다… 좀 보기 쉬워졌죠…그렇다면..이제 본격적으로 동작에 대해 살펴보기로 하겠습니다… <o:p></o:p> <v:shape id=_x0000_i1027 style="WIDTH: 177.75pt; HEIGHT: 237pt" alt="" type="#_x0000_t75"><v:imagedata o:href="http://control.cntc.ac.kr/cpu/images/Tristate_Fig4.jpg" src="file:///C:\DOCUME~1\DAVE_H~1\LOCALS~1\Temp\msohtml1\01\clip_image003.jpg"></v:imagedata></v:shape><o:p></o:p> 우선 Enable(E)단자에 High이면 어떤가요… 이는 TTL 소자의 정상적인 동작에 아무런 영향을 미치지 못합니다. D1와 D3에 역방향 바이어스가 인가되므로 A의 입력에 따라 출력이 나타나는 정상적인 동작이 이루어지게 됩니다. 하나만 살펴볼까요… A 단자에 Low(0.2V)입력이 들어오면 B점의 전위는 <o:p></o:p> B = 0.2 + 0.7 = 0.9 V <o:p></o:p> Q2와 Q3가 턴온 되기 위한 조건 (2.1V -> 이미 “ (집중 분석) TTL 출력단 토템폴 회로의 동작 ” 에서 모두 설명하였으므로 자세한 언급은 안함) 보다 낮으므로 Q2, Q3 턴오프되고, 따라서 Q4는 턴온되어 출력은 High가 나오게 됩니다.. 반대로 A가 High이면 Q2, Q3가 온이 되어 출력은 Low가 출력되고… 정상적으로 동작을 합니다. (지금까지 E=High였음.. 잊지말것!!!!) <o:p></o:p> 이제는 E = Low(0.2V)일때입니다. E가 Low가 되면 D1, D3가 모두 정방향 바이어스가 되고 따라서 턴온이 됩니다. 그렇다면 B의 전위는 A의 입력에 상관없이 0.9V (0.2V+0.7V)가 되고 따라서 Q2와 Q3는 턴오프가 됩니다. 그럼 Q4는 어떻게 될까요… D1이 턴온이 되었으므로 Q4의 베이스단 전압은 역시 0.9V가 되고 이는 Q4가 턴온이 되기 위한 전압, <o:p></o:p> Vbe4,sat + Vd0 + Vce3,sat = 0.8 + 0.7 + 0.2 = 1.7V ( 자세한것은 앞의 강의 내용 참조) <o:p></o:p> 보다 낮으므로 역시 Q4도 턴오프…. 결국 E=Low일때에는 Q3, Q4가 모두 턴오프가 되므로 출력단은 오픈 회로(Open Circuit)가 되고 이는 입력에 상관없이 출력단은 Vcc나 Gnd에 대해 매우 큰 임피던스(수메가 옴)를 갖습니다. <o:p></o:p> <그림5>는 tristate inverter의 심볼이고, E의 값에 따른 출력단의 값은 <그림6>과 같습니다.. <o:p></o:p> <v:shape id=_x0000_i1028 style="WIDTH: 436.5pt; HEIGHT: 122.25pt" alt="" type="#_x0000_t75"><v:imagedata o:href="http://control.cntc.ac.kr/cpu/images/Tristate_Fig56.jpg" src="file:///C:\DOCUME~1\DAVE_H~1\LOCALS~1\Temp\msohtml1\01\clip_image004.jpg"></v:imagedata></v:shape><o:p></o:p> 결국 E단자에 어떠한 값을 인가하느냐에 따라, 출력이 결정되게 됩니다. 위와 같이 출력단은 3개의 상태(tristate)를 갖게 되고, 이는 출력단이 하나로 묶이게 되었을 때 Enable단자의 값에 따라 출력단의 값을 조절할 수 있게 되기 때문에 단락회로의 문제를 해결할 수 있게 됩니다. <o:p></o:p> 3상태(tristate)… 어떤가요… 별거 아니죠??? <o:p></o:p> <o:p> </o:p> 자료출처 : <A href="http://control.cntc.ac.kr/cpu/main.htm">http://control.cntc.ac.kr/cpu/main.htm</A> ->기술자료실 -> 초보자특별교실 -> 교실들어가기 <o:p> </o:p>