Embedded PCB

[통신곰]

Embedded PCB 소개 ver 0.97 신기술 소

근래에 Embedded PCB 관련 기사들이 많이 나오고 있다. 이 글에서는 임베디드 PCB의 현황과 전망에 대해서 간단히 소개한다.

우선 임베디드(Embedded) PCB의 사전적인 의미를 찾자면,

"저항이나 커패시터 등 수동부품과 집적회로(IC) 등을 심는 대신 그 기능을 기판 자체에 내장해 면적과 신호간섭을 줄이고 제거하는 차세대 제품이다. 일반 PCB에 비해 가격은 비싸지만 표면 실장을 생략해 비용을 줄일 수 있는데다 저항기를 심어야 할 위치에 다른 부품을 배치할 수 있어 기판을 더욱 효율적으로 사용할 수 있다."  - 전자신문 용어 사전

"이와 함께 IC·콘덴서·저항·인덕터 등 모든 능동/수동소자들이 내장된 임베디드 PCB도 생산해 PCB업계를 선도할 것으로 기대하고 있다. 특히 임베디드 PCB는 반도체를 비롯한 기존 부품 역할을 PCB내에 소재 기술을 이용해 구현해 PCB 만으로 제품을 동작시킬 수 있는 꿈의 PCB로도 불린다. 삼성전기는 이러한 꿈의 PCB를 만들기 위해 나노소재부터 각종 재료, 반도체 설계, 각종 해석 기술에 대한 R&D를 확대하고 있다." - 전자신문 2007.09.20 [창간 25주년 특집(4)]부품소재의 거인들-삼성전기

"이 회사는 향후 10년을 이끌어갈 차세대 기술개발 과제로서 임베디드 PCB 기술로 선정하고 오는 2010년까지 관련 인프라를 구축하는 것이 중장기 목표로 삼고 있다. 임베디드 PCB란 저항이나 커패시터 등 수동부품과 집적회로(IC) 등을 기판 자체에 내장해 면적과 신호간섭을 줄이고 제거하는 차세대 제품이다. 일반 PCB에 비해 가격은 비싸지만 표면 실장을 생략해 경박단소화 되어 가는 IT제품 추세에 순행함에 따라 회로기판의 크기를 줄일 수 있는데다 저항기를 심어야 할 위치에 다른 부품을 배치할 수 있어 기판을 더욱 효율적으로 사용할 수 있다. 더 나아가 반도체까지 내장하는 기술 기반까지 마련할 계획이다." - 전자신문 2007.09.20 [창간 25주년 특집(4)]부품소재의 거인들-대덕전자

...................
　휴대폰용 임베디드 PCB는 현재 모토로라가 일부 모델에 적용 중이며 국내 업체가 개발한 것은 이번이 처음이다.

　LG전자가 개발한 휴대폰용 임베디드 PCB는 총 100여개의 저항과 캐패시터를 내장해 기판 실장 면적을 크게 줄일 수 있도록 설계됐다. 이번 개발제품은 기존에 표면실장용으로 장착해야 하는 칩 캐패시터의 20% 정도를, 저항의 35% 정도를 임베디드 방식으로 구현했다.

　LG전자는 이번 제품을 하반기에 출시할 3G 휴대폰 주력 모델에 채택할 것으로 알려졌다. 특히 이번 제품은 로열티를 주고 구현했던 기존 커패시터 구현 방식과 다른 방법으로 구현해 기술적 자립도를 높인 것으로 평가된다.

LG전자는 지난 2003년부터 기술 제휴를 통해 커패시터를 내장한 통신장비용 임베디드 PCB를 양산해왔으며 지난해부터 자체 기술로 저항 및 커패시터를 내장한 휴대폰 단말용 PCB를 개발해왔다. 또 조만간 대용량 커패시터를 구현할 수 있는 휴대폰용 단말 개발에도 착수할 계획이다.

LG전자의 한 관계자는 “휴대폰의 경우 단말기 크기를 줄이는 작업이 계속 진행되고 있어 올해 하반기부터는 임베디드 PCB에 대한 실제 수요가 발생하게 될 것”이라며 “소자 크기 축소(0603→0402)에 의한 SMT 불량률도 증가하는 추세여서 임베디드 제품에 대한 휴대폰 기업들의 관심이 높아지고 있다”고 밝혔다.

------------ LG전자, 저항·커패시터 내장 PCB 개발    전자신문 2007.04. 17

대덕전자가 국내 최초로 저항기를 내장한 임베디드 인쇄회로기판(PCB) 양산에 성공했다.

　대덕전자(대표 김영재)는 칩 저항을 사용하지 않고도 탄소 재료를 이용해 기판자체에 저항 기능을 구현한 메모리 모듈용 임베디드 PCB 양산에 성공, 최근 납품을 시작했다고 15일 밝혔다.

　임베디드 PCB란 저항이나 커패시터 등 수동부품과 집적회로(IC) 등을 심는 대신 그 기능을 기판 자체에 내장해 면적과 신호간섭을 줄이고 제거하는 차세대 제품이다. 일반 PCB에 비해 가격은 비싸지만 표면 실장을 생략해 비용을 줄일 수 있는데다 저항기를 심어야 할 위치에 다른 부품을 배치할 수 있어 기판을 더욱 효율적으로 사용할 수 있게 된다. 이 제품에는 100여개의 저항이 내장됐으며 저항값 오차는 ±5% 이내다.

　커패시터를 내장한 임베디드 PCB는 대덕전자를 비롯, LG전자·이수페타시스 등이 양산을 해왔지만 저항을 내장한 제품은 이번이 국내에서 처음이다.

..............

　한편 세계 임베디드 PCB 시장규모는 지난해 3000억원 정도였으나 오는 2010년에는 2조7500억원 시장으로 급속히 확대될 것으로 전망된다.
------------ 대덕전자, 저항기 내장형 PCB 국내 첫 양산    전자신문 2007.04.16

임베디드 PCB, 차세대 제품 부상

삼성전기(대표 강호문)는 현재 중점을 두고 추진하고 있는 플립칩 PCB를 중심으로 임베디드 PCB 브랜드 `SFC(Smart Functional Circuit)'을 전시했다.

이 회사의 SFC는 저항이나 캐패시터와 같은 수동소자뿐 아니라 집적회로(IC)와 같은 능동소자까지 내장한 임베디드 PCB로 현재 시제품이 개발된 상태다. 회사 관계자는 "현재 2009년 양산을 목표로 개발에 박차를 가하고 있으며 능동소자를 둘러싼 정전기 문제 등 민감한 기술적 사안을 하나씩 해결해 가고 있는 상태"라고 말했다.

이 회사는 반도체 패키지에 이어 임베디드 PCB에 투자키로 결정하고 SFC만을 위한 별도의 생산라인을 구축할 방침이다. 회사 관계자는 "SFC는 수율이 99% 이상 나올 수 있는 기본 체계를 갖춘 자동화된 설비에서 생산이 가능하기 때문에 기존 라인에서 생산하기 어렵다"고 말했다.

LG전자(대표 남용)도 캐패시터와 저항을 내장한 임베디드 PCB를 내놓고 현재 양산 준비 작업에 나서고 있다고 밝혔다.

이 회사는 현재 수동소자까지를 내장한 임베디드 PCB에 대한 개발을 80% 정도 완료했으며 가까운 시일내 개발을 완료하고 양산에 나서 휴대폰용 메인보드에 적용할 것이라고 설명했다.
...................
업계 관계자는 지금 3G 정도의 휴대전화에서는 현재 PCB 기술로도 지원하는 데 문제가 없지만 3.5G 이후부터는 임베디드 기술이 필수적이라며, 저온동시소성세라믹(LTCC) 기판으로 해결하기에는 비용이 지나치게 비싸기 때문에 세트업체들이 임베디드 PCB에 많은 기대를 걸고 있는 상황이라고 설명했다.
---------------------------- 디지털 타임스 2007.04.11

주 수요처인 휴대폰 관점에서 보면 휴대폰 내 361개의 소자 가운데 46%가 RF와 관련된 것으로 이중 90%가 수동소자 인데 향후 수동소자가 SiP로 집적될 것이다"고 내다봤다

---------------------------- 디지털 타임스 2007.01.25

우선 국내 관련 신문에 보도된 몇개의 기사들을 나열해 보았다. 우선 여기서 몇가지 사실을 알 수 있다. 커패시터를 내장한 임베디드 기판은 이미 통신용으로 양산중이었다는 것. 커패시터 다음으로 저항, 마지막에는 칩까지 기판 내부로 들어갈 것이라는 것. 그리고 향후에는 이것도 모자라 칩 내부로 다 들어가 버릴 것이라는 것. 그렇게 되면 기판 표면에는 칩 몇개만 존재할 것이고 나머지 소자들은 모두 칩 내부, 혹은 기판 내부로 사라질 것이다. 전자제품의 크기는 기하급수적으로 줄어들 것이고, 손목시계만한 전자기기로 통신은 물론 각종 멀티미디어를 충분히 즐길 수 있을 것이다. 이러한 다운 사이징 추세는 비단 기판 차원 뿐만 아니라 칩, 반도체 수준에서 동시에 진행되므로 그 변화 속도가 대단히 빠르다.

1. 왜 매입시키는가?

그러면 왜 매입을 시키는 것일까?

실장 면적 확보 차원에서 생각해보면, 우선 핸드폰 내부를 한번 보자. 아래 그림은 일본의 휴대폰 920SH 모델의 내부 구조이다. 핵심적인 역할을 하는 칩과 모듈 몇개를 제외하면 대부분 저항이나 커패시터들이다. 이들이 차지하는 면적은 상당하다.

source: http://www.neakorea.co.kr/article_view.asp?seno=4950 source: source: http://www.neakorea.co.kr/article_view.asp?seno=4950

칩들은 반도체 기술, 특히 리소그래피 기술의 진화에 따라 한개의 칩 내부에 여러 기능들을 반도체 레벨에서 통합시킬 수 있는 기술을 통해 줄일 수 있다. 복잡한 RF기판 역시 이 기술의 도움으로 원칩화가 가능하다(물론 지금 당장은 아니겠지만). 그러면 나머지 부분에 있는 수동 소자들은? 수동소자가 기판 아래로 들어가고, 칩들도 원칩화 된다면, 위 사진의 핸드폰 기판은 1/4 혹은 그 이하로도 줄어들 수 있다. 원칩화가 되면 불필요한 연결도 필요 없으므로, 커다란 부피를 차지하는 커넥터도 없어질 것이다. 외부와의 연결은? 블루투스와 같은 무선 프로토콜을 통해 연결된다. 이렇게 되면, 손목시계 폰을 넘어 목걸이폰(뭔, 훨씬 크기는 하지만-오래 걸고 다니면 목 디스크에 걸릴 정도로- 이미 있었다)을 넘어 반지폰도 가능할 것이다.

일단, 실장 면적 확보와 크기 축소에 포커스를 맞춘 이야기다. 그러면 다른 측면에서는?

반도체의 경우, 특히 CPU 칩의 경우 초고속으로 스위칭하는 소자들의 밀집도가 대단히 높아서, 고속 작동시에는 전압강하가 일어날 수 있으므로(트랜지스터 집적도가 , 이를 개선하기 위해 칩에 근접한 위치에 커패시터를 장착한다. 디커플링 커패시터라고 하는데, 이를 장착함으로서 CPU는 더욱 빨리 안정적으로 작동할 수 있다. 아래 사진은 High-end CPU인 Intel Core 2 Extream QX9770(code name Yorkfield)인데, substrate 주변애 붙은 작은 사각형 돌기들을 볼 수 있는데 이것이 바로 디커플링 커패시터다.

source: http://www.trustedreviews.com/cpu-memory/

왜 디커플링 커패시터가 필요하냐에 대해서는 위에서 간단히 언급을 했다. 집적도가 높아지고, 속도가 빨라지면 회로도 더 작아진다. 현재 2~3GHz 정도의 작동에서 5~10GHz정도까지 높아지려면 더 빠른 스위칭이 가능해야 하고, 초고집적 상태에서 대량의 스위칭이 일어나면 앞에서 언급한 전압강하 문제가 더 심각해진다. 지연 시간을 줄이기 위해서는 디커플링 커패시터가 더 반도체 가까이 붙어야 하고, 궁극적으로는 현재의 CPU substrate 아래가 아닌 substrate 속으로 들어가 각 층에 매입되어 via를 통해 빠른 속도로 반응하는 것이 좋다. Embedded substrate에 대해서는 Intel Technology Journal ( http://developer.intel.com/technology/itj/ )에서 여러번 언급 되었으니 참조 하시라.

현재는 CPU와 메모리, 컨트롤러 칩셋이 각각 분리되어 메인 보드 위에 있으나 고속 작동을 위해서는 각자의 간격을 좁히는 것이 좋다. 점차적으로는 MCM 형태로 한개 substrate 위에 올라오고, 궁극적으로는 반도체 웨이퍼 레벨에서 통합화가 이뤄지는 것이 바람직한 형태다. 그러나 캐패시터는 칩 내부로 넣을 수가 없으므로, 가장 가까운 위치, 즉 FC 접속에서 솔더볼로 연결되는 바로 아래쪽에 층간에 커패시터를 매입하는 방식을 고려할 수 있다. 실제 적용이 된다면 내장형 커패시터만 사용하는 것이 아니고, 사진과 같인 표면 실장형 커패시터와 같이 사용하게 된다. 실장형 커패시터는 저주파의 전원 안정성을 담당하며, 매입형(임베디드) 커패시터는 고주파 작동시, 또는 임피던스 개선 등의 목적으로 사용된다. 

얼마전 ECWC11차에서 Karl dietz가 이러한 내용을 주제로 인터뷰를 한 적이 있는데, 현재 재료에서는 무리하게 클록 수를 높이기 보다는 적당한 클럭 수를 유지하거나 조금씩 높여가면서 반도체 리소그래피 공정 미세화에 힘입어 core를 많이 늘리는 것으로 나갈 것이기에 5~10GHz가 비현실적인 수치이긴 하지만, 앞으로 나아가야할 길이기에 이에 대한 대비가 필요하다.

발열은 클럭수에 민감하게 움직이기 때문이다. 단지 저항 만이 문제가 아니라, 회로 밀도가 높아지면서 누설 전류 문제가 민감하게 대두된다. 이미 반도체 레벨에서 각 층간, 셀간 절연막 두께는 원자 몇개 수준으로까지 줄어들었다. 절연층을 깨끗이, 튼튼하게 형성하면 발열도 줄어든다. 절연층이 튼튼하지 못한 상태에서 고속으로 칩을 구동시키면 스위칭시 속도를 반도체가 따라가지 못하기 때문에 열이 발생하고, 궁극적으로는, 더이상 열을 제어할 수 없을 때는 칩의 파괴 까지도 갈 수 있다. 이를 방지하기 위해 냉각수단들이 칩 주변에 연결되어 발생한 열을 최대한 빨리 칩 외부로 배출한다.

2. 어떻게 매입 시키나?

수동소자를 기판 내부에 매입하는 방식은 여러가지가 가능하다. 필름 형태로, 혹은 도금 피막 형태로, 잉크 형태로 스크린 인쇄를 하거나 잉크 젯을 사용하는 등등, 다양한 방법으로 도포가 가능하지만, 문제는 공차 관리다. 정교하게 일단 커패시터를 설치는 한다손 치더라도, 신뢰성있게 작동하기 위해서는 특정 공차 범위 이내로 균일하고 안정적인 특성치가 나와야 한다. 이를 위해 프로브 같은 것으로 측정하려는 두 포인트 사이의 특성값을 측정하고, 모자라거나 남으면 이를 레이저를 통해 수동소자의 형태에 변형을 가함으로서, 그 값을 맞추는 레이저 트리밍 장치도 필요하다. 그리고 각 공정을 거치면서 습도, 열충격 등에 의해 특성치가 바뀔수가 있다는 것에도 주의해야 한다.

도금 방식의 임베디드 소자(저항)를 소개하는 Macdermid.

두 도체 사이에 얇은 도금 막 형태로 만들어지는 프로세스로 정면-밀착-노광-에칭-박리-AOI-셀렉티브 패턴 도금(크리닝/컨디셔닝-카탈라이징-도금 resist 밀착(dry film)-노광-현상-액셀러레이팅-도금(M-pass)-박리-측정 및 레이저 트리밍-옥사이드-적층 으로 이뤄진다. 아래 그림은 레이저 트리밍을 한 모습. 셀렉티브 패턴 도금 프로세스는 mobile 기기에서는 일반적인 finish 공법으로 별로 다를 것이 없다. 문제는 얼마나 균일한 두께, 도포 면적을 가져 측정 및 레이저 트리밍을 최소화 하느냐이다. 이 부분은 원가와 생산성에 큰 부담이 되기 때문에 정교한 공정 control이 필요할 것 같다.

source: http://www.macdermid.com/electronics/adv_embedded.html

오메가 자재는 추후 추가 예정

산미나 ZBC는 추후 추가 예정

아래는 이오테크닉스의 레이저 트리밍 장비 소개 내용이다.

"임베디드 레이저 트리밍 시스템은 초고속 플라잉 타입의 무빙 프루브와 측정장비를 특징으로 갖는다. 레이저 트리밍은 기판상의 저항, 캐패시터 등 수동소자 값을 고속측정기로 측정하면서 목표 값(target value)에 도달하였을 때, 트리밍을 멈추는 방식으로 이루어지고 있다. 여기서 고속 측정기로 수동소자 값을 측정하면서 트리밍을 해야 하므로 PCB 기판상의 저항 및 캐패시터에 정확히 접촉할 수 있는 프로브 키트(probe kits)를 구비하였다. Flying 프로브를 채택한 시스템의 경우 고정형태 프로브의 탐침 영역을 넘어서는 회로구성을 가진 PCB 기판의 경우에도 다양하게 대응할 수 있다."

source: http://eotechnics.host.whoisweb.net/korean/30_applications/30_04_02.html

이 장비의 경우 정교하게 오차를 맞출 수는 있겠지만, 일일이 무빙 프로브처럼 측정점을 찍어야 하기 때문에 추후에 재료 기술이 발전된다면 AOI검사 후 레이저로 일정 면적을 바로 트리밍 하는 기술로도 발전될 수 있을 것이다.

이러한 습도, 열충격 문제로 수동 부품보다는 칩 임베디드가 더 일찍 상용화되지 않겠느냐는 의견이 많았다. 실제 상용화 했다는 뉴스가 국내에서도 여러번 많이 나왔지만, 선행 샘플 정도이고, 본격적인 대량 양산 수준은 아닌 것으로 생각된다. 물론, 가격보다는 성능을 우선시 하는 특수분야, 예를 들면 통신, 군사용으로 사용되는 기판의 경우 상당히 오래전부터 수동 소자를 매입해서 사용해왔다. 그러나 민수용 전반에 걸쳐 채용되기 위해서는 아직 더 많은 연구(특히 가격 경쟁력)가 필요하다. 특히나 민수용품은 lifecycle이 3~5년 정도로 매우 짧기 때문에 한번 설치하면 최소 10년, 혹은 20~30년간 사용하는 군사-통신용 기판과는 요구하는 기판 신뢰성의 측면에서는 비슷하거나 더 완화된 규격을 요구하겠지만, 그 변화하는 속도는 비교가 안될 정도로 빠르다. 130nm 수준에서 45nm까지 오는데 걸린 시간을 생각해보면 ...

칩 임베디드는 여러 업체에서 많이 추구하고 있는 개발 아이템이다. 앞에서 말한 바와 같이 특성치가 불안정한 부분이 있기 때문에 상대적으로 안정적인 active component를 먼저 고려하게 된다.

아래 그림은 칩 임베디드의 한 예를 보여준다. 우선 적당한 die 위에 실리콘 칩을 마운팅 장비로 올려 놓고(아랫 부분은 비전도성 접착제나 테이프 같은 것으로 고정), 적당한 절연재료로 몰딩을 해준다. 그 다음 외부와 연결할 I/O 부분을 개통시켜 준 다음 도금으로 전도성을 부여해 전기적으로 완전히 도통을 시킨다. 이때 칩의 강도는 절연재료를 몰딩하는 공정(일반적인 몰딩일수도 있고, 인쇄회로기판의 프레스 공정일 수도 있고)의 가혹한 환경을 충분히 견뎌 내야 한다.

sourec: http://www.ats.net

위 그림을 수직으로 섹션한 예. 

sourec: http://www.ats.net

일단 여기 (부품 몰딩 후 내층 제작)까지만 만들어지면, 현재 일반적으로 HDI 기판 제작에 사용되는 프로세스(적층-레이저-도금 cycle-Image)로 어렵지 않게 양산 가능한 제품이 아닐까 생각한다. 이후 공정은 일반 HDI 공정과 동일하다.

임베디드 기판을 매입한 층이 반도체 package 역할을 하기 때문에 당연히 package substrate 공정 능력이 필요하며, bare die를 embedding하는 경우에는 더 높은 고도의 기술이 필요하다. 예를 들어 45나노 node로 디자인된 최신 die의 경우 30pitch의 패턴 형성 기술이 필요하다.

현재의 양산 기술로는 backgrinding 기술을 사용해서 수백 um 두께의 wafer를 50um까지 줄일 수 있다고 한다. 30um 은 개발중이라는 이야기. 그렇다면 굳이 기존의 프로세스와 같이 별도의 cavity를 만들어 그 안에 bare die를 넣고, 몰딩하거나 PP의 resin으로 filling하는 필요 없이, PI film 사이에 넣어 laser via로 I/O를 외부로 빼주는 프로세스로도 진행이 가능할 것 같다. 다만 그럴 경우 bare die의 고밀도 회로를 빼낼 수 있는 극소경 via 가공기술-도금 기술, 약 50um 혹은 그 이상의 단차를 극복하면서 고해상도 패턴을 형성하는 기술, embedded IC로 인한 불규칙한 신축을 잡아 줄 수 있는 고도의 align 기술이 필요하다.

평탄한 면에서 고해상도 패턴을 구현하는 것은 대부분 업체가 가능하나 제대로 된 광학 기술이 없을 경우 조금만 두께가 focus 범위를 벗어나도 해상도가 급격히 악화되어 short 문제가 발생한다. (DoF와 해상도는 별도로 다룰 예정)

어쨋든 임베디드 기판 노광의 핵심은 신축에 대응하는 강력한 scale 능력, 단차를 극복하고 고해상 패턴을 형성하는 능력, 노광 속도 등이 핵심이 되어가고 있다.

아래 사진은 DNP의 임베디드 기판 예다. DNP의 경우 B2IT 공법에 접목시키고 있다.

각 층들을 따로 만들어 일괄 적층하는 모토 답게 각 층들은 이미 만들어진 상태로 내장할 부품 조차도 기판상태에서 이미 SMT가 된 상황임. 복잡한 신공법 보다는 검증된 기존의 공법을 충분히 활용할 수 있는 장점이 있다. 물론 각 층간의 registration을 맞추는 문제는 별도로 하더라도... 하나로 합친 후에는 기구 홀 가공과 SR, 표면처리만 하면 끝난다. 

아래 사진은 wafer level csp나 bare chip을 내장한 모습.

수동 부품이 내장될 경우에는 노광 공정 능력의 부담이 적지만 칩이 내장될 경우에는 기본적으로 package 수준의 노광 정합 수준 (예를 들면 L/S=40/40 혹은 그 이하, annual ring의 경우 50um 이하 등등, Via 역시 100um 미만 CO2 혹은 50um 이하의 UV laser) 이 요구된다. 에칭 공법으로는 해상도 만으로도 적잖은 부담이 된다.

여기에 추가로 기판의 전체적인 registration 관리도 큰 문제를 안고 있다. 기판 내부에 칩이 임베딩 되면서 발생하는 비선형적 dimension 변화는 일반적인 노광 공정(film mask 기반) 기술로는 감당하기 어렵다. 기판 개별, 심지어 각 strip별 개별 신축에 맞춰 scale을 적용해야 할 경우가 생긴다. 비선형적으로 뒤틀린 경우 분할 노광도 쉽지 않을 정도의 극한의 registration을 요구하기도 한다.

일부 장비 업체의 경우 외곽의 4점 혹은 중앙부를 포함해 5점 만으로 non-linear scaling을 할 수 있다는 이야기를 하는 곳도 있으나 실제 칩이 내장되는 초박판 상태에서 뒤틀림은 생각 보다 크고, 장비 업체에서 화려한 동영상 자료로 돌리는 몇개의 직선만 연결하면 되는 단순한 모습이 아니다. (R값이 불규칙한 커다란 arc 모양으로 생각하면 될 듯) 여기에는 기판 재료의 물성, 패턴 디자인, 도금 조건이나 편차 등과 아울러 Laser drill 자체의 정도도 영향을 미친다.

그나마 FC-BGA기판처럼 core(0.4~0.8mm thick)+build up(+2~5단)가 있는 구조라면, 비선형적 신축을 기계적으로 잡아주는 효과를 발휘하므로 기존 노광 장비의 분할 노광기능(4분할 정도???)도 가능하나, 국내외 여러 업체에서 개발중인 임베디드는 민수용제품, 특히 mobile 기기를 타겟으로 하기 때문에 극도의 form factor를 추구해서 아주 얇다. 얇으면 각종 열적, 기계적인 stress에 더 민감하게 움직인다. 또 칩 매입부와 그렇지 않은 부분의 요철은 dry film 밀착 및 노광 중 mask의 밀착을 어렵게 한다. 제품 배열 및 기판 디자인에 많은 노력이 필요하고, 노광 방식 또한 off contact방식(LDI or stepper)이 필요하다고 생각된다.

스테퍼의 경우 설비가가 만만치 않고, 사용하는 glass mask역시 엄청 비싼 가격이다. 물론 극도의 고해상이 아니라면 소다 라임, 실버 할라이드 소재의 싼 마스크도 대안이 될 수 있지만, 쿼츠-크롬 마스크보다 차이가 크다. 크게 보면 off contact라는 점 이외에는 분할 노광과 동일하다.

LDI의 경우 기본적으로 off contact인데다 mask를 사용하지 않는 메리트가 있다. 그리고 다양한 scale 기능을 지원하기 때문에 임베디드 칩 기판의 복잡하고 어려운 dimension control을 간소화 할 수 있는 장점이 크다. DMD 방식의 경우 아직 완벽한 실시간 auto scale 노광이 되지 않는 문제가 있지만 Normal한 HDI 기판의 경우 데이터 처리 기술의 발전으로 단시일내에 극복되리라 예상한다. 그러나 고해상도를 필요로 하는 Package substrate급 DMD 노광 장비의 경우 데이터 처리 용량 문제로 아직은 조금 더 시간을 필요로 하는 것 같다.

이미지 공정에서 빼놓을 수 없는, 항시 따라 다니는 불량이 open/short다. 임베디드 기판의 경우 PCB가격 + 실장 부품가격이기 때문에 매우 비싸고, 단 한개의 defect라도 cost에 큰 부담이 된다. 당연히 확실하게 defect를 screen할 수 있는 강력한 AOI system과 그것에 연계된 repair system이 필요하다.

아래 사진은 Obotech사의 Perfix 자동 laser repair system의 결과 사진.

 

 

그러나 이런 repair system이 모든 것을 해결해 주지는 않는다. 기본적으로는 공정 최적화에 의한 수율 개선이 이뤄져야 할 것이고, 이런 repair system은 나머지 부족한 2%를 채워주는 것임을 잊지 말아야 한다.

그럼 실제 사용하는 예는 있는가?

이전에는 다이닛폰 스크린이 유일하게 embedded 기판을 양산하는 회사였지만, 09년 들어 자동차용 내비게이션에도 이를 적용하는 업체가 등장했다. 바로 니혼덴소다. GM에게 델파이가 있다면 토요다에게는 덴소가 있다고, 우리나라 현대 모비스와 비슷하게 토요다 자동차에 들어가는 각종 부품을 공급하는 업체지만 규모가 엄청나다. 단순한 부품공급자가 아니라 경우에 따라서는 토요다의 경쟁자 구실도 한다. 어땟든 한국과는 많이 다른 일본의 기업 구조.

어쨋든, 덴소에서 09년 1월에 새 내비게이션을 출시하면서 메인보드에 embedded 기판을 사용해 크기를 반으로 줄이고, 배선길이도 절반으로 줄여 노이즈 발생을 억제했다는 기사가 나왔다. 메인보드에 적용했기 때문에 일반적인 모듈형 embedded 기판과 달리 내장된 부품 갯수가 300개에 이른단다. 아래는 니케이 일렉트로닉스 09년 4월호에 나온 사진들.

source: http://www.nekorea.co.kr/article_view.asp?seno=5596

DNP의 공법 소개

카시오의 WLP를 사용한 embedded 기판.

기사에 따르면, 기존의 pop(package on package)는 각각의 substrate에 분리된 상태에서 solder ball로 연결되어 있다. POP구조는 핸드폰용 모듈에 많이 사용되는 구조다. logic, RAM, flash-memory까지 일체로 붙어 올라가게 된다. 상단의 package와 연결하기 위해서는 전체를 몰딩으로 덮을 수가 없다. 결국 구조적으로 붕 떠 있는 형태로, 만일 반복적인 열충격이 가해지면 소자/재료들의 열팽창 응력차이로 휨이 발생하면서 결국은 솔더볼 접속이 파괴되는 형상까지 가게 된다. 그런데 위 사진처럼 embedded 구조로 가게 되면 이런 현상이 방지된다.

WLP를 사용하는 방법은 이미 검증된 good die를 사용하기 때문에 수율이 높을 수 있으나 박형화가 어렵다. 왜냐면 기본적으로 두께가 300-400um 대에 이르기 때문이다. 위 사진의 카시오 제품은 wafer자체와 몰딩 수지를 깎아서 두께를 150um까지 줄이고, 두개를 포갠 POP구조에서의 두께도 0.87mm로 줄였다. 일반적인 핸드폰 기판 두께가 1mm 정도이므로 그 정도 두께면 충분히 기판 내부에 내장할 수 있을 것 같다.

그외에 위에서도 언급한 bare die를 내장하는 방법은 금년 출시된 샘플의 경우 칩이 내장된 형태로 6층 구조를 0.48mm 두께로 만들 수 있다고 한다.

세부적인 내용은 별도 글에 스크랩해서 다시 올리도록 하겠다.

embedded 기판 소식을 처음 접한 것이 2005년이었는데, 수년 사이에 이 기술이 드디어 가시적인 범위 내로 들어오는 것 같다.

[꾀돌이]

정말 하루가 다르게 기술이 발전하는군요..

[k_jjby]

축구 ㅇㅑ구 농구 ㅂㅐ구를 뮤_직_과 함께 즐ㄱㅣㅅㅔ요.
K .U .C .U .7 .5 딲/껍 (추_천_인1234)
회.원ㄱㅏ입ㅅㅣ 3000원ㅈㅣ급ㅁㅐ일 첫-충-전5% 추ㄱㅏㅈㅣ급.
올킬,올ㄷㅏ이,ㅇㅣ벤.트.중.입.니.다. 단/폴~모ㅂㅏ일ㄱㅏ능
365일 연-중-무-휴 24ㅅㅣ간(해-외-운-영) 온ㄹㅏ인 고-객ㅅㅓㅂㅣ스!
믿-음-과 신-뢰-는 MUSIC의 전.부.입ㄴㅣ다.