• Daum
  • |
  • 카페
  • |
  • 테이블
  • |
  • 메일
  • |
  • 카페앱 설치
 
카페정보
카페 프로필 이미지
VerilogCafe
 
 
 
 

회원 알림

 

회원 알림

다음
 
  • 방문
  • 가입
    1. convert
    2. 공부하러갑시다
    3. 디모
    4. 쿼터스
    5. 김현권
    1. proto
    2. 용꼬리
    3. 루키요
    4. 마에
    5. 낑낑잉
 
카페 게시글
베릴로그 Q&A 게시판 CLCD VHDL에서 Verilog로 컨버팅 작업
밝은미소 추천 0 조회 84 14.02.18 16:50 댓글 5
게시글 본문내용
 
다음검색
댓글
  • 14.02.18 17:28

    첫댓글 그부분은 vlcd칩설명서에 설명되어있습니다~~ 칩설명서의 칩내부동작까지는 이해못합니다ㅠㅠ~~~~
    사용법되로 이용해야 오류내지 오동작이 없습니다~

  • 작성자 14.02.18 17:45

    네~~~ 답변 감사합니다.^^

  • 14.02.18 20:30

    칩데이터파일있으시면 공유부탁드려요

  • 14.02.18 23:16

    100usec 단위 즉 0.1msec 단위로 지연을 줄려면 1KHz가 아닌 100MHz인 100usec 클럭을 만들어서 카운터를 동작시켜야 합니다.

  • 작성자 14.02.20 11:39

    제가 어제까지 외부에 있어서.. 바로 답변이 늦었네요~~ 신경써주셔서 감사합니다. 데이터시트 새글로 공유드릴께요~^^

최신목록