인공지능과 반도체는 전력과 수력이 둘 다 지원해야 생존가능하고 어느 하나라도 부족하면 생존할 수 없는 산업기술이다.

[jaeyiewlee]

탄소중립4.hwp

3.34MB

인공지능과 반도체는 전력과 수력이 둘 다 지원해야 생존가능하고 어느 하나라도 부족하면 생존할 수 없는 산업기술이다.

한국학중앙연구원 한국학박사과정 수료 이재유


반도체 인공지능 전수력 생존맨다
반물체 인간공능 전쟁력 생명이다
반인체 인격생체능 전우주력 생계다.

반성체 인간본능 전인력 생광이다.
반감체 인성불능 전소력 생경이다.
반고체 인간통달능 전파능력 생기다.

● 다음 글에서 인터넷화면 상에 사진은 생략되어서 원본사진을 보기 원하고 표의 글은 표의 줄과 행의 행렬이 이동되어 나타나기에 원본 표를 보고자 한다면 첨부된 아래아 한글을 참조바람.

(시조해설) 

이 정부에 바라고 간곡히 부탁하고 청원한다.: 더불어민주당 다수당 지위를 직권남용하고 직무유기하며 공무집행방해와 위계와 위력에 의한 업무방해를 하고 허위공문서작성하면서 지방자치단체장들과 공모하여 기존 먼저 사기업들의 입지자유의사로 결정한 경기도 용인과 충청도 등 반도체공장입지를 더 빨리 완성하지 못하도록 강압하고 억지하고 방해하고, 지연하는 행위는 절대로 하지 마라. 먼저 입지한 곳은 먼저 완성되어야 하는데 서남반도체 호남에 먼저 들어서도록 순서를 바꾸거나 예산을 폭주하여 전폭적으로 지원하면서 기존 사기업의 반도체입지완성을 저해하고 방해하고 억제하며 강압과 협박을 하여 서남반도체입지를 강행과 속행을 위해 희생을 절대로 하지 마라. 우선 경기도 용인과 충청도 등 반도체공장입지의 사기업이 먼저고 사기업의 자유의사가 중요하고 더 빨리 더 신속하게 완성해야 하고 지금 1, 2년만에 반도체기술의 업데이트 속도가 너무 빠르다. 서남반도체 3~10년 뒤 완성은 너무 늦다. 첨부된 중국, 미국, 일본, 호주, 영국 등의 인조다이몬드칩과 양자칩의 개발완성과 결부는 mp3의 디지털녹음기가 나오자 아날로그 태이프녹음기는 사라지거나 점차 퇴조 경쟁하듯이 인조다이몬드칩과 양자칩의 개발이라는 디지털녹음기술이 나오면 아날로그 태이프녹음의 서남반도체의 HBM와 같은 구시대 반도체설비와 연구와 기존 hbm반도체는 사양산업이 된다. 지금의 hbm호황은 나중에는 구반도체기술은 사양기술이 되고 신반도체양자칩기술인 그래핀양자칩에 경쟁 퇴조하고만다. 지금 삼성과 sk하이닉스의 반도체기업의 호황은 잠시만이다. 단적으로 말해  삼성과 sk하이닉스의 반도체기업이 신반도체양자칩기술인 그래핀양자칩의 신기술에 연구개발을 등한히 하고 지금의 호황에 hbm의 기술에만 올인하고 심취하고 확장만 하다가는 노키아 모바일폰이 삼성과 하웨이 등에 사양화 기업이 되었듯이 지금의 삼성전자와 sk하이닉스의 hbm호황은 길어야 1~2년이다. 신반도체양자칩기술인 인조다이아몬드칩과 그래핀양자칩의 모든 중국기업에게 다 밀려서 한국의 대표 반도체 산업이 사양산업화 될 것이다. 지금 경기도와 충청도의 사기업 입지결정투자집행이 지금 속도보다 더 빠르고 더 많이 해야 하고 또한 신반도체양자칩기술인 인조다이아몬드칩과 그래핀양자칩의 신기술연구개발투자에도 현재 순이익과 영업이익의 상당한 포선과 지분으로 올인해야 살아남는다. 그러지 않고 삼성전자와 sk하이닉스의 hbm호황에만 맞추고 영업이익 나누어주기에 올인하고 노조가 압박하고 신반도체양자칩기술인 인조다이아몬드칩과 그래핀양자칩의 신기술연구개발투자를 등한히 하거나 중국을 따라가지 않으면 신반도체양자칩기술인 인조다이아몬드칩과 그래핀양자칩의 신세대 신기술이 나오면 그 다음에 삼성전자와 sk하이닉스가 설 자리는 없다. 지금의 중국의 신반도체양자칩기술인 인조다이아몬드칩과 그래핀양자칩의 신기술연구개발 속도에 못따라가는 한국 삼성전자와 sk하이닉스은 노키아처럼 사양기업이 된다. 그러는 과정 뒤에 지금의 이정권의 공무원들의 4~10년 뒤를 보고 행하는 더 늦고 잘못한 입지와 공기의 의사결정과 지방정부의 의사결정이 늦음과 늙은 반도체기업단지의 국가와 사기업의 신반도체 연구개발속도를 못따라가는 동안에 중국 창신메모리 등에게 전부 다 내주고 실패한 서남반도체단지가 될 것이다. 지금의 한국 삼성전자와 sk하이닉스의 사기업의 공정속도를 1~2년내 완성하지 못하고 5~10년 완성을 본다면 망한다. 전폭적으로 기존 최우선으로 사기업의 hbm과 신반도기술의 반도체입지에 전폭적으로 1~2년 내 전폭적으로 정부와 지방정부는 경기도와 충정도 확장에만 기존 입지확장에 전부 올인하여야 살아남는다. 기존 사기업의 입지를 보다 더 늦추게 하거나 더 빨리 설립설치하지 못하게하면서 더 늦은 대응과 더 늦은 완성의 서남반도체의 4~10년 더 늦은 공기완성과 더 많은 예산을 투입하는 서남반도체라는 다른 입지로 확장은 예산의 분산 중국반도체 신기술의 추종과 추월에 망한다. 기존 경기도와 충청도에로의 반도체 1~2년내 완성확장만 먼저 보고 반도체신기술과 인공지능의 발달이 어느 정도로 가는지를 보고 해야 한다. 1~2년도 못내다 보는 이정부와 이 지방정부의 욕심과 사욕은 결국에는 그간 잘하던 것마저도 다 뺏기고 다 늦어져서 경쟁력이 없어져 망치고 망하게 한다. 사전 기존 반도체입지를 먼저 아주 급속하게 완성하고 나서 남은 여력과 남은 반도체 발전정도를 보면서 순차적으로 완성해야 한다.

지금 인공지능과 반도체산업이 중요한 시기에 인공지능과 반도체는 전력이 중요한 핵심 동력원인데 이런 인공지능시대에서 미래 전력의 준비와 예정이 없다면 동력 없는 반도체 산업은 한국의 미래와 결부되어 있다.

전력(Electricity) 없는 반도체·AI 산업은 ‘엔진 없는 최첨단 슈퍼카’와 같다.
인공지능(AI) 혁명 시대에 반도체 파운드리와 AI 데이터센터는 가히 ‘전기 먹는 하마’로 불릴 만큼 막대한 전력을 소모한다. 한국 경제의 버팀목인 반도체 산업이 전력 인프라 부족이라는 병목에 걸린다면, 이는 단순한 에너지 문제를 넘어 국가 경제 성장 동력의 상실과 기술 주도권 박탈이라는 치명적인 결과로 직결된다.

1. 전력 부재가 반도체·AI 산업에 미치는 3대 타격

① 생산 인프라의 멈춤 (용인 클러스터 등 가동 리스크)
세계 최대 규모로 추진 중인 용인 반도체 메가 클러스터하나만 하더라도 2053년까지 약 16GW 이상의 전력이 필요합니다.이는 수도권 전체 전력 수요의 상당 부분에 달하는 규모이다.

• 송전망 병목 현상:전력을 아무리 발전소에서 많이 생산하더라도, 이를 수도권 첨단 산단으로 보낼 송전선로(345kV 등) 건설이 주민 반발 및 인허가 문제로 지연되고 있다.

• 전력 공급이 적기에 이루어지지 않으면 공장을 짓고도 가동률을 올리지 못하는 ‘사장된 자산(Stranded Asset)’으로 전락할 위험이 있다.

② 글로벌 시장에서의 수주 경쟁력 상실 (RE100 장벽)
AI 시대의 전력 문제는 단순한 ‘양(Quantity)’의 문제를 넘어 ‘질(Quality, 무탄소/재생에너지)’의 문제이다.
• 빅테크 기업(애플, 엔비디아, 구글 등)은 공급망 전체에 RE100(재생에너지 100%)또는 무탄소 에너지를 요구하고 있다.
• 국내 탄소중립 전력 공급 수단(재생에너지, SMR, 원전 등)이 제때 준비되지 않으면, 한국 반도체 기업들은 기술력이 뛰어나도 글로벌 고객사의 공급망에서 배제될 수 있다.

③ 기술 및 생산 기지의 해외 유출 (Offshoring)
국내 전력 및 용수, 입지 여건이 한계에 다다르고 정부차원의 전력망 조성이 지연될 경우, 삼성전자나 SK하이닉스 같은 대표 기업들은 전력 인프라가 풍부하고 규제 완화 혜택을 제공하는 미국·유럽·동남아 등 해외로 생산 라인과 R&D 투자를 이전할 수밖에 없다.

2. 한국의 미래에 미치는 경제·안보적 여파

영역
전력 미비 시 발생하는 파급 효과
수출 및 경제 성장
반도체는 한국 총수출의 약 20% 이상을 차지한다. 반도체 생산 차질은 국부 창출의 급격한 감축과 국가 신용도 하락으로 이어진다.
고용 및 첨단 생태계
반도체 산단에 연결된 수백 개의 소부장(소재·부품·장비) 기업과 연구 인력이 타격을 입으며, 첨단 일자리 생태계가 collapse(붕괴) 위험에 직면한다.
소버린 AI 및 주도권
자체 AI 반도체 생산과 AI 데이터센터 구축이 늦어지면, AI 기술 패권 전쟁에서 타국(미국·중국 등)에 완전 종속되는 결과를 초래한다.


3. 해결을 위한 필수 과제

1. 전력망 확충 특별법 등 제도적 결단:송전선로 인허가 절차 간소화 및 국비 지원 등 국가 차원의 전력망 신설 촉진 법안 추진.

2. 무탄소 전원 믹스(Nuclear + Renewables):원전, SMR(소형모듈원자로), 서해안/호남권 재생에너지를 결합한 안정적·친환경적 전력원 확보.

3. 분산형 전력망 체계 전환:전력 소비가 많은 데이터센터 및 산단을 전력 생산지 인근(지방)으로 유도하는 입지 분산 정책 강화.
결론적으로, "전력망 청사진과 실행이 없는 반도체 전략은 사상누각"이다. 국가적 차원의 결단과 과감한 인프라 투자가 병행되어야만 한국의 AI 및 반도체 산업이 지속 가능한 성장 동력을 유지할 수 있다.

세계 최대 규모로 추진 중인 용인 반도체 메가 클러스터(삼성전자 첨단 시스템반도체 국가산단 + SK하이닉스 반도체 일반산단)는 한국 경제의 미래를 좌우할 핵심 프로젝트이다. 그러나 이 거대한 반도체 생산기지를 가동하기 위해 필요한 전력 인프라 확충은 심각한 도전과 병목 현상에 직면해 있다.

1. 용인 반도체 클러스터의 전력 수요 규모
용인 클러스터가 완공되었을 때 필요한 총 전력 수요는 약 15GW ~ 16GW 이상으로 추산된다.
• 전력 소모량의 비교:대형 원자력 발전소(1.4GW 급) 11~12기 이상이 생산하는 전력전체를 단 하나의 산업 단지에서 소비하는 수준이다.
• 밀도:용인 반도체 산단의 면적당 전력 수요 밀도는 서울 전체 평균의 약 32배에 달할 정도로 극도로 높은 전력 집중 현상을 보인다.

2. 단계별 전력 공급 방안 (정부 및 한전의 로드맵)
정부와 한국전력공사는 팹(FAB) 가동 시점에 맞춰 3단계로 나누어 전력을 공급하는 로드맵을 수립하고 있다.
[1단계: 초기 가동] -> [2단계: 본격 확충] -> [3단계: 장기 대응]
  • LNG 발전소 신설     • 동해안/호남 HVDC     • 신규 무탄소 전원 믹스
  • 신안성 변전소 연계    • 장거리 송전선로 연결   • 계통 안정을 위한 대안 마련

① 1단계: 초기 대응 (2027년~2030년)
• 산단 내 LNG 발전소 건설: 초기 전력 수요를 충당하기 위해 국가산단 및 일반산단 내에 발전 자회사(동서·남부·서부발전 등)가 참여하는 총 3GW~4GW 규모의 LNG 복합화력발전소를 우선 건설한다.
• 기존 계통 연계: 인근 신안성 변전소 및 동용인 변전소를 잇는 345kV 송전선로를 구축해 초동 전력을 공급한다.
② 2단계: 장거리 송전선로 연계 (2030년대 중반~)
• 동해안-수도권 HVDC(초고압직류송전): 동해안의 원전·화력발전소에서 생산된 전력을 수도권으로 가져오는 송전선로 연계.
• 서해안/호남-수도권 전력고속도로:호남 및 서해안 지역의 태양광·풍력 등 재생에너지 및 원전 전력을 수도권 용인까지 보낼 약 6GW 규모의 초고압 직류 송전망(HVDC)을 구축한다.

3. 전력망 확충 과정의 4대 핵심 이슈 및 장애요인
① 주민 수용성 갈등과 송전탑 건설 지연
장거리 초고압 송전선로(345kV/765kV 및 HVDC)가 경과하는 지자체와 지역 주민들의 입지 반발이 가장 큰 걸림돌이다.
• 경과지 주민들의 전자파 우려, 재산권 침해, 경관 훼손 반대로 인해 인허가 및 보상 협상이 표류하면서, 통상 9~13년 이상 소요되는 송전선로 건설 기간이 계속 지연되고 있다.
② 전력망 지중화(地中化)에 따른 막대한 예산
주민 반발을 완화하기 위해 선로를 땅에 묻는 ‘지중화 방식’이나 ‘도로-전력망 공동건설(지방도 지하 활용)’모델이 강력한 대안으로 추진되고 있다.
• 비용 문제: 지중화 비용은 지상 송전탑 설치 대비 3배 이상비싸 수십조 원의 추가 예산이 소요된다.
• 정부 지원: 최근 가결된 반도체 특별법국가기간 전력망 확충 특별법등을 통해 전력 인프라 및 지중화 비용에 국비를 지원(최대 100%)할 수 있는 법적 근거가 마련되었으나, 한전의 적자 상황과 맞물려 구체적인 재원 조달 방안이 지속적인 과제이다.
③ 전력 계통의 물리적·기술적 불균형 (동서 불균형)
대한민국의 전력 생산지는 남부·해안가(원전, 재생에너지)에 집중되어 있는 반면, 소비는 수도권(용인, AI 데이터센터)에 몰려 있는 수급 불균형이 심각하다.
• 장거리 송전선로 하나에 수 GW의 전력이 집중 탑재될 경우, 선로 고장이나 정전 시 용인 반도체 공장 전체가 멈추는 계통 신뢰도(N-2 결함) 리스크가 발생할 수 있다.
④ RE100 및 무탄소 에너지(CFE) 달성의 압박
1단계에서 주로 활용될 LNG 발전소는 온실가스를 배출하므로 글로벌 빅테크 기업들이 요구하는 RE100(재생에너지 100%)표준에 부합하지 못한다.
• 초기에는 LNG로 가동하더라도, 장기적으로는 재생에너지와 SMR(소형모듈원자로), 원전 등 무탄소 전원으로 빠르게 교체해야 하는 이중 부담을 안고 있다.

4. 정책적 대응과 향후 전망
1. 국가기간 전력망 확충 특별법 가동: 인허가 절차 간소화(60일 내 주민 의견 미회신 시 협의 간주 등), 인구 밀집 지역 지중화 지원, 인센티브 확대를 통해 송전망 건설 기간 단축을 추진하고 있다.
2. 신개념 인프라 복합 구축: 경기도와 한전의 협업처럼 지방도(318호선 등) 도로 신설 공사와 전력망 지하 매설을 함께 진행하는 ‘도로-전력망 공동건설’을 통해 중복 투자를 줄이고 속도를 높이고 있다.
3. 분산형 산단 배치 요구: 수도권 일극 집중의 한계를 극복하기 위해 향후 추가되는 반도체·AI 데이터센터는 전력이 풍부한 지방(호남·영남 등)으로 유도하는 국가 균형발전 및 전력 분산 정책이 병행되고 있다.
요약하자면,용인 반도체 클러스터의 전력 공급은 단순한 기술적 투자를 넘어 지자체 수용성 확보, 국비 지원을 통한 지중화 재원 조달, 국가기간 전력망의 속도감 있는 신설이 톱니바퀴처럼 맞아떨어져야만 적기 가동에 성공할 수 있다.

이제는 원전과 재생에너지를 결합한 무탄소 전원 믹스(CFE) 전략에 대해 다음에서 살펴본다.:
용인 반도체 클러스터를 비롯한 첨단 AI·반도체 산업의 지속 가능성을 담보하기 위해서는 양질의 대규모 전력을 지속적으로 공급하면서도 글로벌 탄소중립 규제를 충족해야 한다.
이를 해결하기 위한 국가적 핵심 전략이 바로 원자력 발전과 재생에너지를 결합한 무탄소 에너지(CFE, Carbon Free Energy) 믹스 전략이다.

1. CFE(Carbon Free Energy) 전략의 개념과 배경
RE100과 CFE의 차이점
RE100 (Renewable Energy 100%): 기업이 사용하는 전력의 100%를 풍력, 태양광 등 재생에너지로만 충당하는 글로벌 민간 캠페인이다.

CFE (무탄소 에너지): 재생에너지뿐만 아니라 원자력 발전, SMR(소형모듈원자로), 수소·암모니아 발전 등 전력 생산 과정에서 온실가스를 배출하지 않는 모든 무탄소 전원을 인정하는 패러다임이다.

첨단 산업에서 CFE가 주목받는 이유
기저전력(Base Load)의 필요성: 반도체 팹(FAB)은 24시간 365일 정전 없이 일정한 전력이 공급되어야 하는 '전력 품질 극대화' 산업입니다. Output 변동성이 심한 태양광·풍력만으로는 반도체 공장을 안정적으로 가동할 수 없다.

현실적 입지 한계: 국토가 좁고 국토의 60% 이상이 산지인 한국 구조상, 반도체 메가 클러스터 전체 전력 수요(약 15GW+)를 재생에너지로만 채우는 것은 물리적으로 불가능에 가깝다.

2. 원전 + 재생에너지 결합(CFE) 전략의 핵심 구조
무탄소 전원 믹스는 ‘원전을 통한 안정적 기저전력 확보’와 ‘재생에너지를 통한 탄소중립/규제 대응’이라는 두 축으로 작동한다.


       [ 무탄소 전원 믹스 (CFE) ]
                 │
   ┌─────────────┴─────────────┐
   ▼                           ▼
[ 대형 원전 & SMR ]      [ 재생에너지 (풍력·태양광) ]
 • 24시간 끊김 없는 기저 전력    • 글로벌 고객사 요구 충족 (규제 대응)
 • 낮은 단위당 생산 원가       • 서해안/호남 해상풍력 등 대형화
   │                           │
   └─────────────┬─────────────┘
                 ▼
     [ ESS / 수소연료전지 등 연계 ]
     • 계통 유연성 확보 및 간헐성 보완

① 대형 원전 및 SMR(소형모듈원자로)의 역할
대형 원전: 신한울 3·4호기, 바닷가 연안 원전 등에서 생산된 대규모 전력을 초고압 직류송전(HVDC)을 통해 수도권 산단으로 송전하여 24시간 균일한 기본 전력을 제공한다.

SMR (Small Modular Reactor): 산단 인근에 배치하거나 유연 기동이 가능한 SMR을 도입해 대형 원전보다 우수한 안전성을 바탕으로 출력 조절 능력을 강화한다.

② 재생에너지(태양광·해상풍력)의 역할
해상풍력 중심의 확장: 이용률이 낮고 부지 한계가 있는 육상 태양광 대신, 서해안 및 남해안의 대규모 집적화단지 해상풍력을 적극 육성한다.

글로벌 온실가스 감축 스코프(Scope 1·2·3) 충족: 해외 빅테크 고객사(애플, 엔비디아, 구글 등)의 탄소 배출 감축 요구에 직접적으로 대응하는 수단이다.

③ 유연성 자원(ESS 및 P2G)을 통한 보완
원전의 단점(출력 조절의 어려움)과 재생에너지의 단점(간헐성)을 극복하기 위해 대용량 에너지저장장치(ESS)와 수소(P2G, Power-to-Gas) 시스템을 결합하여 전력망의 신뢰도를 유지한다.

3. CFE 전략 추진의 현실적 한계와 과제
① 글로벌 인정 여부 (RE100 vs CFE 패러다임 주도권 문제)
한국 정부가 국제사회에 'CFE 이니셔티브'를 제안하고 확산을 추진하고 있으나, 여전히 RE100을 주도하는 글로벌 민간 기구(The Climate Group)나 일부 미국·유럽 빅테크 기업들은 원자력을 재생에너지 대체재로 공식 인정하는 데 보수적이다.

고객사가 "원전을 포함한 CFE가 아닌 오직 RE100 기준만 충족하라"고 요구할 경우, 국내 반도체 기업의 수주 경직성이 발생할 위험이 있다.

② 계통 수용성 및 '부하 추종' 능력의 기술적 한계
원자력 발전소는 출력을 빠르게 늘리거나 줄이기 어려운 연속 운전 특성을 가진다. 반면 태양광·풍력은 날씨에 따라 출력이 급변한다.

재생에너지 비중이 늘어날수록 전력망 불균형이 커지는데, 원전이 이를 유연하게 받아주지 못하면 전력망 붕괴(블랙아웃) 또는 강제 출력 제어(Curtailment) 문제가 악화된다.

③ 고준위 방사성 폐기물 및 부지 수용성
신규 원전이나 SMR을 추진할 때 항상 직면하는 고준위 방사성 폐기물 처분장(사용후핵연료) 관련 법안 마련 및 지역 주민 수용성 확보 문제가 여전히 걸림돌로 작용한다.

4. 종합 제언: 반도체 경쟁력을 위한 실천 과제
글로벌 CFE 표준화 다변화: 무탄소 연합(CF Alliance)을 중심으로 CFE가 글로벌 시장에서 RE100과 동등하거나 이를 보완하는 국제 표준으로 인정받도록 통상 외교력을 집중해야 한다.

원전의 부하추종(Load Following) 기술 개발: 재생에너지 출력 변동에 맞춰 원전 출력을 안전하게 조절할 수 있는 유연 운전 기술 및 SMR 조기 상용화가 시급하다.

서해안 해상풍력과 HVDC의 적기 연결: 호남·서해안의 해상풍력 전력을 수도권 용인 산단으로 차질 없이 송전할 수 있는 해저 HVDC(고압직류송전)망 확충이 차질 없이 이행되어야 한다.

결론적으로, 원전의 경제성·안정성과 재생에너지의 친환경성·규제 부합성을 결합한 CFE 전략은 한국 반도체·AI 산업이 전력난과 탄소중립이라는 두 마리 토끼를 잡기 위한 가장 현실적이고 필수적인 선택이다.

그리고, SMR(소형모듈원자로)의 기술적 특징과 반도체 산단 적용 가능성에 대해 자세히 살펴보자.:

소형모듈원자로(SMR, Small Modular Reactor)는 기저전력의 안정성과 입지 유연성, 우수한 안전성을 동시에 갖춰, 막대한 전력을 소모하는 반도체 산단 및 AI 데이터센터의 미래 핵심 전력원으로 세계적인 주목을 받고 있다.

SMR의 기술적 특징과 용인 등 첨단 반도체 클러스터에의 적용 가능성, 그리고 현실적인 한계점을 상세히 분석한다.

1. SMR의 개념 및 3대 핵심 기술적 특징
SMR은 전기출력 300MWe 이하(대형 원전 1,000~1,400MWe의 1/3~1/10 수준)의 소형 원자로로, 공장 제작과 현장 조립이 가능한 차세대 원자로이다.

[ 기존 대형 원전 ]
[ SMR (소형모듈원자로) ]
원자로, 증기발생기, 가압기,배관 등이 외부로 분산 연결
모든 주요 기기를 하나의 압력용기 안에 집약 (일체형)


                                        
① 일체형 모듈 구조 (Integral Design)
기존 대형 원전은 원자로 용기, 증기발생기, 가압기, 냉각재 펌프가 대형 배관으로 복잡하게 연결되어 있다.

SMR은 이 모든 주요 기기를 하나의 압력용기 안에 집약한 일체형 구조이다. 이로 인해 원전 사고의 주요 원인 중 하나인 '대형 냉각재 상실 사고(LOCA)' 가능성을 구조적으로 배제한다.

② 피동형 안전계통 (Passive Safety System)
전기가 완전히 단전되더라도 펌프나 운전원의 개입 없이 중력, 자연순환, 대류 등 자연 현상만으로 원자로를 냉각한다.

후쿠시마 원전 사고처럼 전력 공급이 끊겨 노심이 녹아내리는(Meltdown) 위험이 사실상 없으며, 사고 발생 시 외부 개입 없이 수일~수십 일 이상 자가 안전 상태를 유지한다.

③ 유연한 부하추종(Load-Following) 능력
대형 원전은 한번 가동하면 출력을 조절하기 어렵지만, SMR은 노심 규모가 작아 출력을 신속하게 올리고 내리는 조절이 용이하다.

이는 태양광·풍력 등 재생에너지의 급격한 출력 변동성을 실시간으로 메워주는 계통 보완 역할을 수행할 수 있게 한다.

2. 대형 원전 vs SMR 비교


구분
대형 원전 (Gen III+)
SMR (소형모듈원자로)
전기 출력
1,000 ~ 1,400 MWe
300 MWe 이하(모듈 추가로 확충)
건설 방식
현장 직접 시공 (7~10년 소요)
공장 표준화 제작 후 현장 조립(3~4년 소요)
비상계획구역(EPZ)
반경 20 ~ 30 km
반경 수백 m 이내로 축소 가능
입지 조건
다량의 해수 냉각 필요 (해안가 필수)
내륙 산단 인근 배치 가능(공기 냉각 등 가능)
초기 투자비
수조 ~ 10조 원 이상 (재무 리스크)
모듈 단위 단계적 투자로 비용 부담 완화


3. 반도체 산단 적용 가능성 및 기대 효과
SMR은 용인 반도체 메가 클러스터처럼 전력 수요가 밀집된 첨단 산단에 다음과 같은 치명적인 이점을 제공한다.

① 송전망 병목 현상 회피 (분산형 전원 구축)
장거리 송전탑 갈등 건너뛰기: 대형 원전이나 해안가 발전소에서 전력을 가져오려면 수백 km의 초고압 송전선로를 지어야 하지만, SMR은 산단 인근 또는 내부 부지에 직접 건설(On-site / Distributed Power)이 가능하다.

송전 손실을 최소화하고, 송전탑 입지 갈등으로 인한 산단 가동 지연 리스크를 근본적으로 해결한다.

② 초고품질의 24/7 기저전력 공급
반도체 공정은 0.1초의 정전으로도 수천억 원의 원형 웨이퍼가 폐기되는 극도의 전력 품질을 요구한다.

SMR은 기상 조건에 상관없이 24시간 일정한 전력을 공급하므로, 재생에너지의 단점인 간헐성을 완벽히 보완한다.

③ CFE(무탄소) 및 RE100 대응
탄소를 배출하지 않는 전원이므로 애플, 엔비디아 등 글로벌 고객사의 탄소중립 공급망 요구 기준을 충족시킨다.

SMR에서 발생하는 공정열(Steam)은 산단 내 화학, 온수, 수소 생산 인프라로 재활용(열병합 발전)할 수 있어 에너지 효율을 극대화한다.

4. 반도체 산단 적용을 가로막는 4대 제약 요인
SMR이 기술적으로 우수함에도 불구하고, 용인 클러스터 등 당장의 반도체 산단에 즉시 투입하기에는 현실적인 장벽이 존재한다.

① 상용화 타임라인의 불일치 (Time Lag)
산단 전력 필요 시점: 용인 반도체 산단은 2027년~2030년부터 1차 전력 공급이 시작되어야 한다.

SMR 상용화 시점: 한국형 혁신형 SMR(i-SMR)이나 미국 뉴스케일파워(NuScale) 등의 실증 및 최초 상용화는 아무리 빨라도 2030년대 초중반에 가능합니다. 즉, 산단 초기 가동 전력원으로는 사용할 수 없다.

② 부지 수용성 및 NIMBY (Not In My Back Yard)
비상계획구역(EPZ)이 수백 미터로 줄어든다 해도, "인구 밀집 지역이나 핵심 반도체 공장 바로 옆에 원자로를 짓는다"는 것에 대한 지역 주민과 지자체의 정서적 반발을 설득하는 것은 매우 어렵다.

③ 인허가 및 규제 체계 미비
기존 원전 규제 법안은 모두 대형 원전 기준으로 작성되어 있다. SMR의 피동 안전성을 인정하여 비상계획구역을 줄여주거나 인허가 절차를 간소화하는 SMR 전용 규제 체계 수립이 아직 진행 중이다.

④ 초기 발전 단가(LCOE)의 불확실성
SMR이 경제성을 가지려면 공장에서 대량 생산(Economies of Series)이 이루어져야 한다. 초기 1~3호기 건설 시에는 대형 원전 대비 단가가 오히려 높을 수 있어 초기 투자 재원 조달이 이슈가 된다.

5. 종합 평가 및 전망
SMR은 2030년대 중후반 이후 반도체 산단의 확장 단계 및 2차 전력 확충 계획에 가장 이상적인 무탄소 전원이다.

단기적으로는 LNG 복합화력과 기존 원전/재생에너지의 송전망 연계로 초동 전력을 충당하되, 중장기적으로는 SMR을 산단 전력망에 연계하는 단계적 믹스 전략이 추진되어야 한국 반도체 산업의 지속 가능한 전력 생태계가 완비될 수 있다.

이제는 한국형 혁신형 SMR(i-SMR)의 개발 현황과 인허가 과제에 대해 보자.

한국형 혁신형 SMR(i-SMR)은 차세대 원전 시장을 선도하고 무탄소 전력 수요에 대응하기 위해 정부(과기정통부·기후에너지환경부)와 산·학·연이 공동으로 추진 중인 핵심 프로젝트이다.

1. i-SMR의 기술적 사양 및 주요 특징
i-SMR은 모듈당 170MWe급 전기출력을 지닌 원자로로, 보통 4개 모듈을 단지(680MWe) 형태로 구성하여 운용하도록 설계되었다.



[ i-SMR의 4대 혁신 기술 ] 
1. 노심 내장형 제어봉구동장치
(IV-CEDM)
• 원자로 용기 외부 배관 파단
  위험 원천 차단
2. 무붕산(Boron-Free) 운전
• 계통 단순화, 내구성 향상
• 방사성 폐기물 생성 절감
3. 완전 피동형 안전계통
(Passive Safety)
• 전원·운전원 개입 없이 자연     대류만으로 자가 냉각
4. 부하추종(탄력 운전) 능력
• 재생에너지 출력 변동 시 
  분당 5% 수준 빠른 출력 조절



2. i-SMR 개발 현황 및 추진 로드맵
2023년부터 2028년까지 총 3,992억 원(국비 2,747억 원 + 민자 1,245억 원)의 사업비가 투입되는 2단계 기술개발 사업이 진행 중이다.

표준설계 및 인허가 신청 완료: i-SMR기술개발사업단은 40여 개 산·학·연 기관과 협력하여 표준설계를 완료하였으며, 원자력안전위원회(원안위)에 '표준설계인가'를 공식 신청하여 본격적인 인허가 검증 단계에 진입했다.

향후 주요 목표 일정:

2028년 말: 원자력안전위원회 표준설계인가(SDA) 최종 획득.

2030년대 초: 국내외 실증 상용화 프로젝트 착수.

2035년: 초도호기 준공 및 해외 수출 시장 본격 진출.

3. 상용화를 위한 4대 인허가 과제 및 걸림돌
i-SMR이 목표한 2028년까지 표준설계인가를 받고 상용화되기 위해서는 기존 대형 원전 위주의 규제 체계를 극복해야 하는 기술적·제도적 과제가 존재한다.

① 신기술 검증 및 안전성 실증 데이터 확보
i-SMR에는 무붕산 운전, 노심 내장형 제어봉구동장치(IV-CEDM), 일체형 원자로 및 피동냉각 시스템 등 세계적으로 고유한 신기술이 다수 도입되었다.

규제 기관(원안위, 원자력안전기술원) 입장에서는 전 세계적으로 운영 사례가 없는 신개념 기술이므로, 안전성을 입증할 실험적 데이터와 컴퓨터 해석 코드 검증에 엄격한 기준을 적용할 가능성이 커 심사 기간 지연 리스크가 있다.

② SMR 전용 규제 체계 및 법적 기준 부재
대한민국의 현행 원자력안전법 및 안전규제 기준은 APR1400 등 대형 원전 중심으로 체계화되어 있다.

비상계획구역(EPZ) 축소 기준: SMR의 뛰어난 안전성을 반영해 비상계획구역을 기존 반경 20~30km에서 수백 미터 수준으로 축소할 수 있는 명확한 법적·기술적 기준 정립이 필요하다.

다모듈(Multi-module) 동시 인허가 기준: 1개 부지에 여러 모듈을 설치하고 중앙제어실에서 통합 운전하는 환경에 맞춘 인간공학적 및 안전기준이 신설되어야 한다.

③ 인허가 심사 인력 및 원안위 심사 역량 병목
원안위의 안전 심사 인력과 예산은 대형 원전 및 가동 원전 정비 검사에 맞춰져 있어, 차세대 SMR의 대규모 인허가 서류를 기한 내(2028년까지) 집중 검토하기 위한 전문 인력 확충 및 빠른 규제 판단 프로세스 구축이 요구된다.

④ 글로벌 인허가 조화 (해외 수출 장벽)
i-SMR의 최종 목표는 해외 수출이다.

국내 인허가 취득에 그치지 않고, 미국 NRC(원자력규제위원회)나 유럽 규제 기관의 기준과 조화를 이루는 국제 규제 표준화 대응(Harmonization) 작업이 병행되어야 해외 부지 입찰 시 중복 검증 비용을 줄일 수 있다.

4. 요약 및 시사점
i-SMR은 '독자적 기술 혁신'과 '인허가 신청'이라는 과제를 완수하며 세계 SMR 시장 선점을 위한 첫발을 내디뎠다. 향후 성공의 핵심은 2028년까지 정부의 전폭적인 규제 지원과 혁신적 안전성 검증을 완료하여 적기에 표준설계인가를 획득하는 것이다.

i-SMR 인허가 단계 진입 뉴스
https://www.youtube.com/watch?v=AjaqbBAqbik
i-SMR의 표준설계인가 공식 신청 및 인허가 단계 진입 관련 주요 경과와 개발 목표를 신속하게 확인하는 데 도움을 주는 보도 영상이다.

다음은 미래와 현재 가장 핫하고 가장 중요한 인공지능을 이끌 그래핀 양자칩에 대해 살펴본다.:
서울대 화학과 손병혁 교수팀, 영국 맨체스터대 물리학과 콘스탄틴 노보셀로브 교수팀과 공동으로 진행했으며 과학기술정보통신부와 한국연구재단의 전략과제, 과학기술정보통신부 글로벌프런티어사업, 기초과학연구원(IBS) 다차원 탄소재료 연구단의 지원으로 이뤄졌고 그 연구 결과는 국제학술지 네이처 커뮤니케이션즈(Nature Communications) 1월 16일 온라인 게재되었던 내용을 상세히 살펴본다.
그 연구는 UNIST(울산과학기술원) 신현석 교수팀이 주도하고 서울대 화학과 손병혁 교수팀, 영국 맨체스터대 물리학과 콘스탄틴 노보셀로브(Konstantin Novoselov) 교수팀(그래핀 발견으로 노벨 물리학상 수상)이 공동으로 수행한 "규칙적이고 가장자리 불순물이 없는 그래핀 양자점(Graphene Quantum Dot) 배열 제조기술 및 수직 터널링 단전자 트랜지스터 구현"에 관한 연구이다.
해당 논문은 국제 학술지 《네이처 커뮤니케이션즈(Nature Communications)》에 게재되었다.
1. 연구 배경 및 기존 기술의 한계
• 그래핀 양자점의 중요성: 그래핀 양자점은 수 나노미터(nm) 크기의 반도체 나노입자로, 전류를 흘려주거나 빛을 쬐면 발광하는 특성이 있어 차세대 디스플레이, 센서, 바이오 이미징뿐만 아니라 저전력·고속 처리가 필요한 차세대 양자 정보 기술의 핵심 소재로 주목받고 있다.

• 기존 제작 방식의 문제점: 기존에는 흑연 덩어리를 물리적·화학적으로 떼어내는 '화학적 박리법'을 주로 사용했다. 이 방식은 원하는 크기의 양자점을 정밀하게 제작하기 어렵고, 가장자리에 결함이나 화학적 불순물이 쉽게 붙어 전자의 흐름을 방해하여 소재 본연의 뛰어난 전기적·광학적 특성을 떨어뜨리는 한계가 있었다.

2. 핵심 기술적 돌파구: "원소 치환 및 공중합체 자기조립"
   연구진은 블록 공중합체의 자기조립 성질과 원소 치환 반응을 결합하여, 크기 조절이 가능하면서 가장자리 불순물이 없는 육방정계 질화붕소(h-BN) 내 그래핀 양자점 2차원 평면 복합 구조체를 제작하는 데 성공했다.

1. 규칙적인 백금(Pt) 나노입자 배열:
• 서울대 손병혁 교수팀의 전문 분야인 블록 공중합체(Block Copolymer)의 자기조립(Self-assembly) 특성을 활용하여, 실리카(SiO2​) 기판 위에 균일하고 규칙적인 백금 나노입자 패턴을 형성한다.
육방정계 질화붕소(h-BN) 전사 및 원소 치환:
• 백금 나노입자가 배열된 기판 위에 원자 한 층 두께의 육방정계 질화붕소(h-BN) 단일층을 올린 후, 메탄(CH4​) 기체 분위기에서 열처리를 진행한다.
• 촉매 역할을 하는 백금 입자 바로 위에 배치된 질화붕소 부분이 선택적으로 그래핀으로 위치가 바뀌는 원소 치환(Replacement) 반응이 일어난다.
불순물 없는 그래핀 양자점 형성:
• 결과적으로 백금 나노입자의 크기 및 간격에 따라 7~13나노미터(nm) 크기의 그래핀 양자점이 질화붕소 매트릭스 내에 고르고 규칙적으로 생성된다.
• 그래핀 양자점의 가장자리가 결함 없이 주변의 질화붕소 영역과 정교한 화학 결합을 형성함으로써, 가장자리 불순물이 획기적으로 줄어들었다.
3. 성과 및 응용: "수직 터널링 단전자 트랜지스터(SET)" 구현
연구진은 이렇게 만든 절연체(h-BN) 내 양자점 복합 소재를 활용하여 소자 응용 가능성을 증명했다.
• 쿨롱 차단(Coulomb Blockade) 효과 실증: 가장자리 불순물이 최소화된 그래핀 양자점은 전자 간의 반발력을 이용해 전자를 한 번에 하나씩만 제어할 수 있는 쿨롱 차단 현상을 명확히 보여주었다.
• 수직 터널링 단전자 트랜지스터 개발: 그래핀, 육방정계 질화붕소, 그래핀 양자점을 층층이 적층하여 전자가 터널링(Tunneling) 현상을 통해 이동하는 '수직 터널링 단전자 트랜지스터(Single-Electron Transistor)'를 최초로 구현했다.
• 의의: 양자점 내부에 전자를 1개씩 고정하거나 이동시킴으로써 전력 소모를 극도로 낮추면서 초고속으로 정보를 처리할 수 있는 차세대 초저전력·고효율 반도체 소자 및 양자 컴퓨팅 하드웨어의 기반기술을 제시한 것으로 평가받는다.
다음으로는 그래핀 양자점과 육방정계 질화붕소(h-BN)의 절연/반도체 특성 차이에 대해 보자.:
그래핀 양자점(Graphene Quantum Dot, GQD)과 육방정계 질화붕소(Hexagonal Boron Nitride, h-BN)는 모두 원자가 육각형 벌집 격자 모양으로 배열된 2차원(2D) 소재라는 공통점을 가지고 있다. 하지만 두 소재는 전기적 성질(밴드갭)에서 극단적인 차이를 보여, 차세대 나노전자 소자와 양자 칩에서 상호보완적인 '환상의 짝꿍'으로 활용된다.
1. 육방정계 질화붕소(h-BN): 완벽한 '2차원 절연체'
육방정계 질화붕소는 흔히 '화이트 그래핀(White Graphene)'이라고 불린다. 그래핀과 결정 구조가 거의 완벽히 일치하지만, 탄소 대신 붕소(B)와 질소(N)원자가 교대로 배치되어 있는 형태이다.
• 넓은 밴드갭 (Wide Bandgap):
• h-BN은 약 5.9 eV ~ 6.0 eV에 달하는 거대한 밴드갭을 가진 대단히 우수한 절연체(Wide-bandgap Insulator)입니다.
• 전자가 자유롭게 이동할 수 있는 에너지 장벽이 매우 높기 때문에 상온에서 전류가 거의 흐르지 않는다.
소자 내에서의 역할 (매트릭스 및 터널링 장벽):
• 이번 UNIST·서울대·맨체스터대 공동 연구에서 h-BN은 그래핀 양자점들을 감싸는 배경 매트릭스(절연체 틀)역할을 한다.
• 뛰어난 절연성 덕분에 양자점에 갇힌 전자들이 주변으로 새어나가지 않도록 완벽하게 가두어 주는 양자 우물(Quantum Well)이자 터널링 장벽을 제공한다.
• 또한 표면이 원자 수준으로 매우 평탄하고 댕글링 본드(Dangling Bond, 끊어진 결합)가 없어, 그 위에 올라가는 그래핀이 외부 환경의 방해나 잡음(Noise) 없이 본연의 양자 특성을 유지하도록 돕는 이상적인 기판이 된다.
2. 그래핀 양자점 (GQD): 양자 한계에 도달한 '반도체/금속성 나노입자'
원자 한 층 두께의 벌집 격자인 그래핀은 본래 밴드갭이 없는 제로 갭(Zero-gap) 준금속이다. 전류를 차단해야 하는 일반적인 반도체 소자로 쓰기에는 스위치 역할(ON/OFF)을 하기 어렵다는 치명적인 약점이 있다.
• 양자 구속 효과 (Quantum Confinement Effect):
• 그래핀을 수 나노미터(nm) 크기의 아주 작은 점 형태로 자르면(양자점, GQD), 전자가 공간적으로 강하게 제약(Confinement)을 받게 된다.
• 이 과정에서 양자역학적 크기 효과로 인해 연속적이던 에너지 준위가 이산화(Discrete)되면서 인위적인 밴드갭이 형성된다. 즉, 금속성을 띠던 그래핀이 반도체 혹은 양자 도트로 변모하게 된다.
소자 내에서의 역할 (활성 채널 및 단전자 제어):
• 이번 연구에서 h-BN 절연체 매트릭스 내부에 7~13 nm 크기로 쏙 박혀 생성된 그래핀 양자점은 전류가 흐를 때 전자가 갇히고 통과하는 핵심 양자 채널(Active Quantum Dot)역할을 한다.
• 밴드갭이 생기고 크기가 극도로 작아짐에 따라, 전자가 내부에 하나씩 들어올 때 발생하는 강한 정전기적 반발력인 쿨롱 차단(Coulomb Blockade) 효과를 명확히 나타낸다.
3. 두 소재의 결합이 가져오는 시너지

구분
육방정계 질화붕소 (h-BN)
그래핀 양자점 (GQD)
전기적 특성
절연체(Bandgap≈6.0eV)
반도체/양자점(크기에 따른 가변 밴드갭)
격자 구조
육방정계 벌집 격자 (B-N 교대 배열)
육방정계 벌집 격자 (탄소 단일 원소)
핵심 역할
전류 차단, 외부 잡음 차단, 절연 장벽
전자의 양자화된 트래핑 및 단전자 제어

• 수직 터널링 단전자 트랜지스터(SET) 구현:
• 이 두 소재를 적층하여 [그래핀 / h-BN(절연 장벽) / 그래핀 양자점 / h-BN / 그래핀]구조를 만들면, 절연체인 h-BN 사이를 뚫고 그래핀 양자점으로 전자가 터널링(Tunneling)하는 수직형 소자가 완성된다.
• 가장자리가 완벽히 정돈되어 불순물이 없는 그래핀 양자점 덕분에, 전자가 양자점을 통과할 때 산란이나 손실 없이 정밀하게 단전자(Single Electron) 단위로 제어될 수 있다.
이처럼 '절연체(h-BN)'와 '양자 반도체(그래핀 양자점)'의 격자 상수가 유사하면서도 전기적 성질이 완벽히 대비된다는 점을 이용해, 원자 수준에서 오차 없는 초미세 양자 소자 아키텍처를 구현할 수 있었다.

다음은 그래핀 양자칩 분야에 나온 최신 연구로서 베이징대학교 물리학과의 류카이후이(Liu Kaihui) 교수 연구팀이 실용적인 양자 컴퓨터 구현의 핵심 걸림돌이었던 '마름모면체 그래핀(Rhombohedral graphene)'의 대량 합성 기술을 개발하여 세계적인 학술지 사이언스(Science)에 발표했던 것을 살펴본다. 이 연구가 양자 컴퓨팅 분야에서 왜 대단한 돌파구인지 핵심 내용을 요약해 본다. 

핵심 연구 성과 요약

해결한 난제: 마름모면체 그래핀은 독특한 양자 상태를 지녀 양자 칩의 이상적인 재료로 꼽혔으나, 구조가 극도로 불안정해 상용화 수준의 대량 생산이 불가능했다. 기존에는 스카치테이프로 흑연을 떼어내 1% 미만의 희귀한 샘플을 수작업으로 찾는 방법뿐이었다.

새로운 제조법: 연구팀은 알루미늄 산화물 계단 위에 구리-니켈 합금을 배치한 촉매 템플릿을 고안했다. 고온에서 탄소 원자가 정밀하게 쌓이도록 계단 구조가 경계를 고정해 주면서 안정적인 합성에 성공했다.

성과 지표: 이 방식으로 생산된 그래핀은 99% 이상의 초고순도를 기록했다. 가로 160㎛, 세로 80㎛ 크기에 두께는 수십 층에서 수백 층까지 자유롭게 조절할 수 있다.

양자 컴퓨터에 미치는 영향노이즈에 강한 큐비트: 이 구조 속의 전자들은 독특한 collective 양자 상태를 형성한다. 이는 양자 컴퓨터의 가장 큰 약점인 외부 노이즈(오류)에 자체적으로 저항하는 '위상학적(Topological) 큐비트' 제작을 가능하게 한다.

실리콘 한계 극복: 당장 실리콘 반도체를 전면 대체하진 않더라도, 막대한 전력을 소모하는 AI 칩의 핵심 부위나 초고밀도 메모리 칩 등에 2차원(2D) 양자 소재로 통합되어 효율을 극대화할 전망이다.

이런 최신 중국 연구팀의 그래핀 기반 양자 칩 기술에 더해서, 최근 미·중 간의 초전도 양자 컴퓨터 큐비트 확장 경쟁이나 양자 오류 정정(Fault-tolerant) 기술 등에서 경쟁적 연구가 엎데이트 되는 최신 현황도 살펴보자.:

중국 베이징대 연구팀의 마름모 그래핀 기반 양자 칩 기술과, 최근 미·중 간의 초전도 양자 컴퓨터 큐비트 확장 경쟁이나 양자 오류 정정(Fault-tolerant) 기술의 최신 현황

중국 베이징대 연구팀이 발표한 마름모 그래핀(Rhombohedral Graphene) 기반 차세대 양자 소재 기술과, 글로벌 양자 기술의 핵심 전장인 미·중 간 초전도 양자 컴퓨터 큐비트 확장 및 양자 오류 정정(QEC / Fault-Tolerant) 경쟁 최신 현황이다.

1. 베이징대 '마름모 그래핀' 기반 양자 칩 기술 성과
기술의 핵심 및 배경
국제 학술지 Science에 게재된 베이징대 류카이후이(Liu Kaihui) 교수 및 연구진(수저우 연구소, 상하이텍 등 공동)의 연구는, 잡음(Noise)에 극도로 강한 위상 양자 큐비트(Topological Qubit)를 구현할 수 있는 ABC 적층(마름모) 그래핀의 대량·고순도 합성법을 세계 최초로 개발한 성과이다.
• 왜 '마름모 그래핀(ABC-stacked Graphene)'인가?
• 일반적으로 그래핀은 AB 교차 형태로 쌓이는 구조(Bernal Stacking)가 열역학적으로 가장 안정적이다.
• 하지만 원자층이 한 방향으로 비스듬히 어긋나 쌓이는 ABC 적층(마름모 그래핀)은 플랫 밴드(Flat Band), 초전도성, 양자 이상 홀 효과(QAH) 등 특이한 양자 상태를 만들어낸다.
• 이는 외부 환경 디코히어런스(Decoherence, 결맞음 상실) 효과를 물리적으로 차단하는 위상 큐비트구현에 매우 유리하다.
핵심 기술적 돌파구 (Step-edge Template 성장)
이전까지 마름모 그래핀은 매우 불안정하여 흑연 조각을 기계적으로 떼어내는 방식(수율 1% 미만)으로만 조각을 찾아내야 했다. 연구팀은 이를 원자 수준 템플릿 제어로 해결했다.
• 원리: 산화알루미늄(Al2​O3​) 기판에 정밀한 계단(Step) 단차를 에칭하고, 그 위에 구리-니켈(Cu-Ni) 합금을 촉매 및 템플릿으로 도포했다.
• 고온 기상 증착 시 탄소 원자가 성장하면서 계단 경계면에 맞물려 ABC 원자층 적층 구조가 안정적으로 고정(Lock-in)되도록 만들었다.
• 결과: 99% 이상의 고순도를 유지하며 가로·세로 160×80μm크기, 수십~수백 층 두께 조절이 가능한 웨이퍼 상용화 수준의 제조 공정 기반을 확립했다.

2. 미·중 초전도 양자 컴퓨터 확장 및 오류 정정(Fault-Tolerant) 경쟁
글로벌 양자 컴퓨터 기술 경쟁은 단순히 "물리적 큐비트 개수 늘리기(NISQ 단계)"에서, "양자 오류 정정(QEC)을 적용하여 실용적 계산이 가능한 내결함성 양자 컴퓨터(FTQC) 구축"단계로 완벽히 전환되었다.


주요 기술 진영 비교


구분
미국 (Google, IBM, MS 등)
중국 (USTC, SpinQ 등)
대표 시스템
• GoogleWillow(105 큐비트)
• IBMHeron/Nighthawk
• USTC조충지 3.0 (Zuchongzhi 3.0)(105 큐비트)
• Origin QuantumWukong
QEC 핵심 성과
•'문턱 값 이하(Below-Threshold)' QEC 최초 입증(큐비트를 늘릴수록 논리 오류 감소)
• Surface Code 거리d=7→d=9,11확장 진행
• 이중방향 하드디시전 QEC 알고리즘 임계값 향상
연산 성능 (샘플링)
• 슈퍼컴퓨터로 $10^{25}$년 걸리는 연산을 Willow로 5분 내 수행
• 조충지 3.0으로 고성능 슈퍼컴 대비 $10^{15}$배 연산 속도 우위
확장 전략
• 모듈형 다중 칩(Multi-chip) 상호연결 architecture
• 중성자·위상 큐비트 병행
• 플립칩(Flip-chip) 3D 집적 기술 및 사파이어/탄탈럼 재료 고도화


미국의 최신 현황: 오류 정정 임계값 돌파
• Google Quantum AI (Willow 칩): 105개 물리 큐비트를 배치한 Willow프로세서를 통해, 물리 큐비트 수를 늘릴 때 논리적 오류율이 지수함수적으로 줄어드는 '문턱 값 이하(Below Threshold)' 양자 오류 정정을 실증했다. 실용적 FTQC로 가기 위한 30년 숙원을 해소했다는 평가를 받는다.
• IBM: 1,000개 이상의 물리 큐비트(Condor) 단일 칩을 넘어, 큐비트 간 모듈형 퀀텀 커플링(Modular Interconnect) 구조와 qLDPC(Quantum Low-Density Parity-Check) 코드를 결합하여 논리 큐비트 오버헤드를 대폭 줄이는 로드맵을 가속화하고 있다.
중국의 최신 현황: 집적도 향상 및 국산화 전용망 구축
• 중국과학기술대(USTC) 조충지 3.0 (Zuchongzhi 3.0):판젠웨이(Pan Jianwei), 주샤오보(Zhu Xiaobo) 연구진이 105개 큐비트와 182개 튜너블 커플러를 탑재한 초전도 칩을 
• 3D 플립칩(Flip-chip) 본딩 및 사파이어 기판/탄탈럼 회로를 도입해 에너지 완화 시간(T1​∼72μs)을 향상시켰다.
• 표면 코드(Surface Code) 오류 정정을 기존 거리 d=3,5수준에서 d=7로 업그레이드하고 d=9,11로의 확장을 실증하고 있다.
오류 정정 알고리즘 개선 (SpinQ & HKUST):중국 산업계와 연구진은 양자 이중방향 하드 디시전 디코딩 알고리즘을 개발하여, 부호 결합 시 오류 내결함성 임계값을 기존 1.56%에서 4.35%까지 인상시켰다. 이는 하드웨어 오버헤드를 현저히 낮추는 성과로 인정받았다.

3. 종합 요약
1. 소재 측면 (베이징대): 기존 실리콘/초전도 소자의 환경 잡음 한계를 물리적으로 극복할 수 있는 마름모(ABC) 그래핀의 고순도 합성 대량생산 길을 열어, 차세대 위상 양자 칩분야에서 중국이 독자적인 소재 우위를 점하려는 시도이다.
2. 시스템 경쟁 측면 (미·중 초전도 FTQC): 미국(구글 Willow, IBM)은 QEC 논리 오류율 감소 실증 및 소프트웨어·모듈형 플랫폼에서 앞서가고 있으며, 중국(USTC 조충지 3.0)은 단일 칩 집적도와 회로 커플링, 표면 코드 알고리즘을 바탕으로 팽팽한 기술 추격전을 펼치고 있다.


마지막으로 앞서 본 

두 그래핀 양자칩 연구에서 UNIST(울산과학기술원) 신현석 교수팀이 주도하고 서울대 화학과 손병혁 교수팀, 영국 맨체스터대 물리학과 콘스탄틴 노보셀로브(Konstantin Novoselov) 교수팀(그래핀 발견으로 노벨 물리학상 수상)이 공동으로 수행한 "규칙적이고 가장자리 불순물이 없는 그래핀 양자점(Graphene Quantum Dot) 배열 제조기술 및 수직 터널링 단전자 트랜지스터 구현"에 관한 연구와 

베이징대학교 물리학과의 류카이후이(Liu Kaihui) 교수 연구팀이 실용적인 양자 컴퓨터 구현의 핵심 걸림돌이었던 '마름모면체 그래핀(Rhombohedral graphene)'의 대량 합성 기술을 개발하여 세계적인 학술지 사이언스(Science)에 발표한 연구 간 그래핀의 미래 그래핀 양자칩을 실용화 상용화 가능한가 그리고 그런 두 연구가 그래핀양자칩 대량생산에서의 이점과 한계를 알아보자.:

UNIST 신현석 교수 공동 연구팀의 '결함 없는 그래핀 양자점(GQD) 및 수직 터널링 단전자 트랜지스터(SET)'연구와 베이징대 류카이후이 교수 연구팀의 '마름모면체(ABC 적층) 그래핀의 고순도 에피택셜 합성'연구는 각각 나노전자/단전자 제어 기술과 위상 양자 소재 기술분야에서 중요한 돌파구를 제시했다.

이 두 연구가 제시하는 그래핀 양자칩의 상용화 가능성, 그리고 대량생산에서의 이점과 한계이다.

1. 그래핀 양자칩의 실용화·상용화 가능성 분석
두 연구는 모두 기존 '스카치테이프 박리법(수율 1% 미만)'이나 '화학적 박리법(가장자리 불순물 심각)'이라는 그래핀 연구의 오랜 난제를 극복했다는 공통점을 가진다.
• 신현석 교수팀 성과: 블록 공중합체 자기조립 및 원소 치환 반응을 이용해 불순물이 거의 없는 7∼13nm크기의 그래핀 양자점을 육방정계 질화붕소(h-BN) 평면 내에 규칙적으로 합성하여 전자를 1개씩 제어하는 단전자 트랜지스터를 구현했다.
• 류카이후이 교수팀 성과: 계단식 템플릿(Step-edge template) 성장을 통해 ABC 적층 상태의 마름모면체 그래핀을 99% 이상의 고순도로 수십~수백 층 수준에서 대량 합성하는 기틀을 마련했다.
결론적으로 실용화 및 상용화 가능성은 크게 향상되었으나, 분야에 따라 도달 속도가 다른다.
1. 초저전력 단전자 센서 및 반도체 (신현석 교수팀 방식): 기존 반도체 노광 공정(Self-assembly)과 CVD 유사 기술을 활용하므로 상용화 시점이 상대적으로 빠르다. 초저전력 하드웨어 및 단전자 양자 센서 플랫폼으로의 적용이 현실적이다.
2. 위상 양자 컴퓨터 큐비트 (류카이후이 교수팀 방식): 외부 잡음에 무적에 가까운 위상 큐비트(Topological Qubit)를 상온/고온 근처 및 웨이퍼 스케일에서 구성할 수 있는 핵심 소재를 확보했다는 점에서 기술적 가치가 매우 높다. 그러나 실용 양자 컴퓨터 칩으로 작동하려면 신호 읽기/쓰기(Readout/Gate Control) 시스템 설계 등 시스템 차원의 상용화 과제가 남아있다.






2. 두 연구의 그래핀 양자칩 대량생산 이점 (Advantages)


구분
UNIST 신현석 교수팀 (GQD / SET)
베이징대 류카이후이 교수팀 (마름모면체 그래핀)
핵심 이점
위치 및 크기 정밀 제어성
웨이퍼 스케일 고순도 재현성
대량생산 메커니즘
• 서울대 손병혁 교수팀의 블록 공중합체(BCP) 자기조립 기술로 나노 패턴의 고균일도 확보
• 기체 분위기 열처리(원소 치환)로 화학적 결합 형성→가장자리 불순물 원천 차단
•Al2​O3​계단 템플릿 +Cu-Ni합금 촉매를 이용해 ABC 원자 적층 구조 고정
• 기존 기계적 박리 방식(수율 <1%)을 웨이퍼급 결정 성장 공정(수율 99% 이상)으로 전환
소자 집적성
• 2차원 절연체(h-BN) 내부에 그래핀 양자점이 박혀있는 형태라,3D 수직 적층(Vertical Stacking)소자 구현에 완벽히 호환됨
• 가로160μm, 세로80μm이상의 연속 단결정 영역을 확보하여 멀티 큐비트 집적 회로 제작 가능

1. 높은 수율과 재현성: 두 방식 모두 무작위로 수확하는 '우연성'을 탈피하여, 웨이퍼 기판 위에서 원하는 위치, 두께, 크기로 그래핀을 선택 합성하는 전사/합성 자동화 공정으로 전환되었다.
2. 소자 간 성능 균일성 확보: 양자 칩 상용화의 최대 걸림돌인 큐비트/양자점 간 불균일성 문제를 원자 수준에서 정밀 제어(신현석 팀: 7∼13nm고정, 류카이후이 팀: 99% ABC 순도 보장)함으로써 수율 확보가 가능해졌다.
3. 대량생산의 기술적 한계 및 넘어야 할 과제 (Limitations)
아무리 우수한 합성법이라도 실제 실리콘 파운드리(TSMC, 삼성전자 등)와 같은 산업용 양자 칩 대량생산 라인에 적용되기 위해서는 다음과 같은 한계점이 존재한다.
① 공정 온도 및 대면적 전사(Transfer) 이슈
• 고온 공정의 한계:백금 촉매를 통한 원소 치환 반응이나 에피택셜 성장은 상당한 고온(가스 열처리 공정)을 요구한다. 이는 기존 완제품 실리콘 CMOS 회로 위에 직접 그래핀 양자 칩을 형성하는 백엔드(BEOL) 공정 적용을 어렵게 만든다.
• 원자층 전사 손상:합성된 2차원 그래핀/h-BN 복합체를 최종 목표 회로 기판으로 떼어내어 올리는 '전사(Transfer)' 과정에서 주름, 파손, 미세 오염이 발생할 위험이 여전히 존재한다.
② 나노 패턴 미세화 한계 (신현석 교수팀 한계)
• 자기조립 기술(BCP)을 통해 7∼13nm크기 배열을 만들었으나, 실용적 양자 칩으로 확장하려면 양자점 하나하나에 개별 게이트 전극을 3차원 수직으로 배선해야 한다.
• 배선 파인 피치(Fine Pitch) 한계: 10나노미터급 간격으로 놓인 양자점마다 수 나노미터 크기의 금속 게이트 선을 치밀하게 연결하는 현대 노광/선로 기술의 물리학적 한계가 존재한다.
③ 마름모면체 상(Phase)의 열역학적 불안정성 (류카이후이 교수팀 한계)
• ABC 적층 방식의 마름모면체 그래핀은 에너지적으로 가장 안정적인 AB 적층(Bernal Graphene) 구조로 되돌아가려는 성질이 강하다.
• 성장 직후에는 99% 순도를 보이지만, 양자 칩으로 가공하기 위해 후속 칩 패터닝(에칭, 식각, 전극 증착 등)이나 외부 응력이 더해지는 공정 과정에서 열이나 기계적 자극에 의해 AB 구조로 상전이(Phase Transition)가 일어날 가능성을 완벽히 통제해야 한다.
4. 종합 제언
두 연구의 결합은 "가장자리가 깨끗한 그래핀 양자점 단전자 소자(신현석 팀)"와 "노이즈에 강한 마름모면체 위상 그래핀 소재(류카이후이 팀)"라는 원천 기술을 확보해 준 기념비적인 연구이다.
실제 상용화 대량생산단계로 진입하기 위해서는, 이 합성 기술들을 기존 반도체 300mm 에피택셜 웨이퍼 공정 및 극자외선(EUV) 노광 공정에 맞춰 표준화(Standardization)하는 후속 생산 공정 연구가 이어져야 한다.


(참조기사)
Chinese breakthrough paves way for production of graphene-based quantum chips
Researchers overcome instability problem of a rare form of the material long prized for its remarkable properties

A simple change to the stacking arrangement of graphene layers gives rise to remarkable properties. Photo: Shutterstock
Zhang Tongin Beijing
Published: 9:01pm, 7 Aug 2026

Graphite has long been a workhorse of industry - used in pencils since the 1500s, in steelmaking during the 1800s, and today in battery electrodes.
Research from Peking University now suggests it could even play a role in next-generation quantum computers.
According to a paper published on July 23 by the peer-reviewed journal Science, the research team has cleared a major obstacle on the road to practical quantum computers and come up with a realistic platform for the production of graphene-based quantum chips.
The team, led by Liu Kaihui, was able to fabricate a long-sought-after form of graphene ? the building block of graphite ? known as rhombohedral graphene, at a purity and size that had been unachievable until now, the paper said.
Rhombohedral graphene is prized for its ability to host exotic quantum states but until now has been too unstable to produce at scale.
Zhang Zhibin, a co-first author of the paper, said in an interview that previously the only way to obtain the material was through mechanical exfoliation.
“Basically peeling off flakes with tape and then hunting under a microscope for the rare few that happened to have the right stacking, which made up less than 1 per cent of the samples,” he said.

Nvidia CEO Jensen Huang praises China’s AI progress following chip sales approval
https://youtu.be/EcujDwl6UtQ
In ordinary graphite, multiple layers of graphene are stacked in a staggered, left-right pattern known as AB stacking. For more than a century, most scientific studies of graphite and graphene focused on this conventional structure.
In 2018, a US team led by Cao Yuan found that twisting two graphene layers at a specific “magic angle” of about 1.08 degrees gave rise to strongly correlated electronic states, producing effects similar to high-temperature superconductivity.
In recent years, scientists have come up with a different stacking arrangement called rhombohedral or ABC stacking, which exhibits properties similar to those of magic-angle graphene, while avoiding the strict requirement for precise rotational alignment.
In this structure, every three layers form a repeating cycle, with each layer shifted in the same direction relative to the one below.
This simple change gives rise to remarkable properties ? rhombohedral graphene has been found to exhibit superconductivity and the quantum anomalous Hall effect, in which electrons can move at millimetre-scale distances without losing energy.
That makes it an ideal platform for exploring quantum effects and scientists hope to use it to build topological qubits, a type of quantum computing unit that is largely immune to noise.
The catch is that rhombohedral stacking is unstable and extremely rare in nature. In the laboratory, ABC-stacked graphene tends to spontaneously revert to the more common AB form.
Liu and his team have long worked on making two-dimensional materials. To induce sliding between layers, the simplest approach is to push from the side.
So the team designed a growth template with a step on its edge, allowing graphene to stack layer by layer like building blocks, with the step imposing a geometric boundary that locks in a stable interlayer shift.

Chinese mathematicians Wang Hong and Deng Yu win prestigious Fields Medal
https://youtu.be/XocWVcnCpNk
After theoretical screening and repeated experiments, the researchers settled on a specific combination: a copper-nickel alloy on an aluminium oxide step, with the alloy serving as both catalyst and epitaxial template.
They found that at high temperatures, carbon atoms formed stable rhombohedral graphene at the interface between the two.
“The samples we produced are over 99 per cent pure, with maximum dimensions of 160 by 80 micrometres and thickness up to 120 nanometres,” Liu said. “We can tune the number of layers from several dozen to several hundred as needed.”
“Our approach establishes a paradigm for stacking-sequence engineering in emergent quantum materials and paves the way for their scalable applications in future quantum science and technologies.”
According to Liu, the material offers “an excellent platform for studying quantum phenomena and, compared to similar materials, it is abundant and easy to process”.
“We can’t predict how far this material will go, but material preparation is the foundation for further research. If future applications emerge, we’ll be ready to build the next generation of quantum devices.”
Three years ago, Liu’s team achieved wafer-scale production of another two-dimensional material, molybdenum disulphide, seen as a candidate for next-generation computing chips that could be faster and more energy-efficient than traditional silicon-based ones.
Looking at the broader field, Liu is optimistic. “Two-dimensional materials already have mature applications in acoustic films and thermal conductors for lithography machines,” he said.
“In chips, while we haven’t seen large-scale replacement of silicon or silicon carbide, there is growing research into integrating 2D materials into the most critical parts ? like the most energy-hungry sections of AI chips or the highest-density areas of memory chips ? to leverage their unique advantages.”
According to the study’s co-first author Zhao Mengze, the team’s next plan is to stitch together smaller pieces of graphene to achieve even larger sizes.
Passionate about science? Dive deeper with the Dark Matters newsletter, a weekly in-depth analysis on China’s rise in science, technology and military that goes beneath the surface. Sign up for free now.

Zhang Tong
Tong earned his Bachelor's degree from Tianjin University and Master's degree from the University of Washington. His major was Chemical Engineering and Data Science. He
https://www.scmp.com/news/china/science/article/3363350/chinese-breakthrough-paves-way-production-graphene-based-q

中, 그래핀 기반 양자 칩 대량 생산 돌파구 마련… 양자 컴퓨팅 실용화 성큼
신경원 기자입력2026-08-09 06:45
베이징대 교수팀, '사이언스'에 99% 이상 고순도 마름모면체 그래핀 합성 논문 게재
기존 테이프 박리 방식 한계 극복… 구리-니켈 합금 템플릿으로 구조적 불안정성 해결
위상 큐비트와 저전력 AI·메모리 칩 등 차세대 양자 장치 상용화 기딤돌 마련









바이두 양자 컴퓨터 첸시는 2022년 8월 25일 베이징에서 촬영되었다. 사진=로이터
1500년대 연필심부터 1800년대 제강 산업, 그리고 현대 전기차 배터리 음극재에 이르기까지 산업 전반의 핵심 소재로 쓰여온 흑연이 차세대 양자 컴퓨터의 핵심 플랫폼으로 거듭나고 있다.
중국 연구진이 그동안 극도로 불안정해 상용화가 불가능했던 특수 구조의 그래핀을 고순도로 대량 합성하는 데 성공하면서, 그래핀 기반 양자 칩 생산의 길이 열렸다.
8월 8일(현지시각) 홍콩 사우스차이나모닝포스트(SCMP) 보도에 따르면, 베이징대학교 물리학과 류카이후이(Liu Kaihui) 교수가 이끄는 연구팀은 세계적인 권위의 국제 학술지 '사이언스(Science)'에 실용적인 양자 컴퓨터 구현의 가장 큰 걸림돌을 해결한 연구 논문을 발표했다.
테이프 박리 방식 탈피… 99% 이상 고순도 마름모면체 그래핀 제작 성공
연구팀이 집중한 소재는 흑연의 가장 기초적인 구성 요소 중 하나인 '마름모면체(Rhombohedral) 그래핀(ABC 쌓기 구조)'이다.
일반적인 흑연은 그래핀 층이 교대로 쌓이는 AB 스태킹(Bernal 구조) 형태를 띤다. 반면 3개 층마다 주기를 반복하는 마름모면체(ABC) 구조는 에너지가 손실 없이 이동하는 양자 이상 홀 효과와 초전도성이라는 독특한 특성을 지니고 있어 외부 잡음에 강한 '위상 큐비트(Topological Qubit)'를 구축할 최적의 양자 소재로 꼽혀왔다.
그러나 마름모면체 그래핀은 대규모 제조 시 자발적으로 흔한 AB 구조로 되돌아가버릴 만큼 극도로 불안정했다. 공동 제1저자인 장즈빈 박사는 "이전에는 테이프로 흑연을 계속 떼어낸 뒤 현미경으로 1% 미만에 불과한 희귀 샘플을 일일이 찾아내는 기계적 각질 제거 방식이 유일했다"고 한계를 설명했다.
류카이후이 교수팀은 가장자리에 미세한 계단 구조가 형성된 합성 템플릿을 고안해 이 문제를 정면으로 돌파했다.
알루미늄 산화물 계단 위에 구리-니켈 합금을 적용하여 이 합금이 촉매이자 에피택셜(원자 결정 성장) 템플릿 역할을 하도록 설계했다. 계단 경계가 층간 이동을 안정적으로 고정해주면서 고온에서도 탄소 원자가 정밀하게 쌓이도록 유도한 것이다.
연구진이 제작한 마름모면체 그래핀 샘플은 순도 99% 이상을 기록했으며, 가로 160미크론(㎛), 세로 80미크론, 두께 최대 120나노미터(㎚)에 달했다. 연구진은 필요에 따라 수십 층에서 수백 층까지 두께를 자재로 조절할 수 있다고 밝혔다.
실리콘 칩 보완할 차세대 2D 소재… AI 및 양자 장치 응용 가속화
류카이후이 교수는 "이번 접근법은 신흥 양자 재료의 스태킹 순서 엔지니어링에 새로운 패러다임을 확립했으며, 미래 양자 과학기술의 확장 가능한 응용 분야를 개척했다"며 "추후 양자 컴퓨팅 응용이 본격화될 때 차세대 양자 장치를 즉시 제작할 수 있는 완벽한 재료 기반이 마련된 것"이라고 강조했다.
앞서 류 교수 연구팀은 3년 전 차세대 반도체 후보 물질인 몰리브덴 디설파이드(MoS₂)의 웨이퍼 규모 생산 방식을 성공시킨 바 있다. 연구팀은 이번 마름모면체 그래핀 역시 소형 조각들을 연결하여 크기를 더욱 대형화할 계획이다.
전문가들은 이번 기술이 당장 기존 실리콘 반도체를 전면 대체하지는 않더라도, AI 칩에서 에너지 소모가 가장 심한 부위나 고밀도 메모리 칩 등 핵심 부위에 2차원(2D) 소재로 통합 적용되어 효율을 대폭 향상시킬 것으로 기대하고 있다.
중국 연구진의 마름모면체 그래핀 양자 소재 대량 합성 성공은, 향후 ‘미·중 간 차세대 양자 컴퓨팅와 초전도 칩 주도권 확보 경쟁’과 더불어 ‘실리콘 한계를 극복할 2D 양자 반도체 소재의 상용화’를 가속할 핵심 거시 기술 변수로 작용할 전망이다.
신경원 글로벌이코노믹 기자 shincm@g-enews.com
▶ 기사 원문 보기: [글로벌이코노믹]  https://www.g-enews.com/article/Global-Biz/2026/08/2026080900195367860c8c1c064d_1

저전력·고효율 반도체 칩 구현할 '그래핀 양자점 기반 단전자 트랜지스터' 개발
기자명 오상미 기자   입력 2019.01.16 18:15 
[기계신문] 울산과학기술원(UNIST)은 자연과학부 신현석 교수 연구팀이 ‘육방정계 질화붕소(h-BN) 단일층 내부에 그래핀 양자점을 규칙적으로 배열한 2차원 평면 복합체’를 제조하는 기술을 개발했다고 밝혔다. 이 물질로 전자 하나만 제어해 신호를 전달하는 장치인 ‘수직 터널링 단전자 트랜지스터’를 구현하는 데도 성공했다.
그래핀 양자점은 수 나노미터(㎚) 크기의 반도체 나노입자로, 전류를 흘려주거나 빛을 쪼여주면 발광하는 특성이 있어 차세대 디스플레이나 바이오 이미징, 센서 등의 소재로 각광받고 있다. 또한, 적은 전기를 쓰면서 빠르게 정보를 처리할 수 있는 차세대 양자정보통신 기술에도 적용될 수 있다.

▲ 왼쪽부터 홍석모·김광우·윤성인 석박통합과정 연구원과 신현석 교수
지금까지 그래핀 양자점은 흑연 덩어리를 물리적인 방법 혹은 화학반응에 의해 얇게 벗겨내는 기술로 만들어왔다. 이 경우 원하는 크기의 그래핀 양자점을 얻기 힘들고, 가장자리에 각종 불순물이 붙어 전자의 흐름을 방해했다. 결국 그래핀 양자점이 본연의 전기적·광학적 특성을 나타내기 어려워지는 것이다.
연구팀은 그래핀 양자점의 크기를 원하는 대로 조절하면서 가장자리의 불순물을 없애는 새로운 방법을 고안했다. 백금 나노 입자가 배열된 실리카(SiO₂) 기판 위에 육방정계 질화붕소를 전사해 메탄(CH₄) 기체 속에서 열처리한 것이다.
백금 나노 입자는 블록 공중합체의 자기조립 성질 덕분에 규칙적으로 배열되며, 백금(Pt) 위에 올라간 육방정계 질화붕소는 그래핀과 자리를 뒤바꾼다. 결과적으로 백금 입자의 크기에 따라 그래핀 양자점의 크기가 결정되며, 원자 한 층의 육방정계 질화붕소 내부에 그래핀 양자점이 규칙적으로 배열된 소재가 만들어지는 것이다.

▲ 육방정계 질화붕소 단일층 내부에 그래핀 양자점이 형성된 새로운 2차원 평면 복합제 제조 과정
김광우 UNIST 에너지공학과 박사과정 연구원은 “그래핀과 육방정계 질화붕소는 구조적으로 유사하기 때문에 질화붕소 내부에 그래핀 양자점을 제작하는 게 가능했다”며 “새로운 기술로 만든 그래핀 양자점의 가장자리는 질화붕소와 화학결합을 이루면서 잘 둘러싸여 불순물이 최소화됐다”고 설명했다.
연구팀은 이 기술로 균일한 배열을 가진 그래핀 양자점을 제작했고 7~13나노미터 크기로 조절할 수 있었다. 또한 불순물을 최소화함으로써 전자를 안정적으로 이동시키는 단전자 트랜지스터도 구현했다. 이번에 구현한 단전자 트랜지스터는 2차원 물질을 층층이 쌓은 구조에서 전자가 이동하는 ‘터널링(Tunneling)’ 현상을 이용한 ‘수직 터널링 단전자 트랜지스터’다.
단전자 트랜지스터에서 전자는 터널링을 통해 소스(Source)에서 아일랜드(Island)로 주입되고 머물렀다 다시 터널링을 통해 드레인(Drain)으로 흐른다. 아일랜드에 전자를 잡아둘지 보낼지에 따라 신호를 전달하는 것이다. 이번에 만든 그래핀 양자점은 아일랜드에 적용돼 전자를 1개만 잡아두거나 보낼 수 있었다. 그래핀 양자점 기반 단전자 트랜지스터의 가능성을 입증했다.

▲ 잘 정렬된 7㎚ 크기의 백금 나노 입자(왼쪽)와 치환 반응을 통해 제작한 육방정계 질화붕소 단일층 내에 7㎚ 크기의 그래핀 양자점 배열(오른쪽) 을 보여주는 주사전자현미경(SEM) 이미지
신현석 교수는 “새 기술로 제작한 그래핀 양자점은 쿨롱 차단(Coulomb Blockade) 효과로 전자를 하나씩만 제어할 수 있다”며 “그래핀과 육방정계 질화붕소, 그래핀 양자점을 층층이 쌓은 ‘수직 터널링 단전자 트랜지스터’를 처음 구현한 사례”라면서 “그래핀 양자점 기반 단전자 트랜지스터는 향후 빠른 정보처리와 저전력으로 작동하는 전자기기에 적용돼 기술적 진보를 가져올 것”이라고 강조했다.
한편, 이번 연구 성과는 서울대 화학과 손병혁 교수팀, 영국 맨체스터대 물리학과 콘스탄틴 노보셀로브 교수팀과 공동으로 진행했으며 과학기술정보통신부와 한국연구재단의 전략과제, 과학기술정보통신부 글로벌프런티어사업, 기초과학연구원(IBS) 다차원 탄소재료 연구단의 지원으로 이뤄졌다. 연구 결과는 국제학술지 네이처 커뮤니케이션즈(Nature Communications) 1월 16일 온라인 게재됐다.
오상미 기자 osm@mtnews.net
https://www.mtnews.net/news/articleView.html?idxno=5149

美 압박 속 中, 반도체 칩 연구 세계 1위…기술 패권 흔드나
등록 2025.04.22 11:00:27수정 2025.04.22 11:24:29
조지타운대 2018∽2023년 발표·인용 논문 조사…미국 ‘전무’
중국과학원, 총 논문 수·가장 많이 인용된 논문 수 모두 1위
[서울=뉴시스] 중국과학원 산하 중국과학원대학.(출처: 바이두) 2025.04.22. *재판매 및 DB 금지
[서울=뉴시스] 구자룡 기자 = 중국 대학이 반도체 칩에 대한 세계 연구를 주도해 출판된 논문과 인용 횟수에서 상위 10위권을 대부분 차지한 것으로 나타났다.
미국이 중국에 대한 첨단 반도체 수출을 통제하면서 중국 정부가 국산화에 매진하고 있는 가운데 중국내 연구원들은 과열 경쟁에 돌입한 상황이라고 홍콩 사우스차이나모닝포스트(SCMP)가 22일 보도했다.
중국 대학들은 최근 수년간 칩 설계 및 제조 연구 분야에서 세계를 선도해 왔으며 차세대 반도체 기술 경쟁에서 우위를 차지할 수 있는 기초 연구의 상당 부분도 수행하고 있다는 것이다.
워싱턴 조지타운대 신흥기술연구소(ETO)가 지난달 발표한 보고서에 따르면 2018년부터 2023년까지  칩 연구 상위 10대 기관 중 9개가 중국 기관이었다.
가장 많이 인용된 논문 상위 10개 중 8개도 중국 대학에서 나온 것이다. 나머지 2곳은 프랑스 국립과학연구센터와 싱가포르 국립대학으로 미국은 없었다.
현재 칩 설계 및 제조 분야의 연구 및 생산에서 두 번째로 큰 국가인 미국의 어떤 기관도 총 게재 논문 수나 가장 많이 인용된 논문 수 상위 10개 목록에 포함되지 않았다.
미국 주도의 제재로 중국의 첨단 반도체 생산이 차질을 빚고 있지만 수출 통제를 통해 경쟁 우위를 유지하기는 어려울 수 있다고 ETO 보고서의 저자 중 한 명이 지적했다.
ETO의 수석 분석가인 자커리 아놀드는 과학잡지 ‘사이언스’에 “뉴런에서 영감을 받은 컴퓨팅 아키텍처나 전자 대신 빛을 사용하여 정보를 전달하는 광 컴퓨팅 등 칩 연구의 성장 분야에서 중국은 출판된 논문 수 면에서 선두를 달리고 있다”고 지적했다.

ETO 보고서는 가장 많은 연구 결과를 발표하는 기관과 주요 과학자도 소개했다.
중국과학원(CAS)
베이징에 본부를 두고 중국 전역에 연구소가 있는 세계 최대의 연구 기관이다.
2018년부터 2023년까지 출판된 총 논문 수와 가장 많이 인용된 논문 수 모두에서 칩 설계 및 제조 연구 분야의 주요 논문을 선정한 ETO 목록에서 1위를 차지했다.
CAS는 이 기간 칩 관련 논문 1만 4300편 이상을 내놨고, 3400편 이상이 인용 횟수가 많은 논문 목록에 올랐다.
가장 인기 있는 분야 중 하나는 신경형 컴퓨팅이다. 인간의 뇌를 모방하는 것을 목표로 하며, 보다 적응력 있고 효율적인 처리 방식을 만들어 칩 설계에 혁명을 일으킬 수 있다.
CAS는 신경형 컴퓨팅을 포함한 분야에서 발표된 연구 건수에서 ETO 순위에서 1위를 차지했습니다.
인공지능 작업을 수행할 수 있는 세계 최초의 탄소 기반 마이크로칩도 개발했다고 발표했다.
1월 사이언스 어드밴시스 저널에 게재된 논문에 따르면, 탄소 나노튜브 트랜지스터 칩은 기존 반도체처럼 1과 0으로 데이터를 처리할 수 있을 뿐만 아니라, 세 번째 값으로도 데이터를 처리할 수 있다고 한다.
이 삼진 논리 시스템은 더 적은 에너지로 더 빠른 계산을 가능하게 할 수 있다.
20년 이상 탄소 기반 칩 기술을 연구해 온 재료 과학자이자 CAS 회원인 펭리안마오가 수석 연구원이다.
중국과학원 대학교(UCAS)
CAS 산하 베이징 공립대인 UCAS는 칩 설계 및 제조 분야 논문 총 7850편을 발표해 ETO 순위에서 2위를 차지했다. 약 1750편의 논문으로 가장 많이 인용된 논문 부문에서도 2위였다.
이 대학은 신경형 컴퓨팅 및 장치를 포함하는 연구 분야에서 ETO의 상위 10개 대학 목록에도 포함됐다.
CAS와 UCAS의 연구진이 포함된 팀이 그래핀 소재에 적용한 구조 분석 기법에 대한 논문을 심사평가 저널인 화학 학회지에 2018년에 게재했는데 이 논문은 ETO의 가장 많이 인용된 칩 논문 목록에서 4위를 차지했다.
UCAS 재료과학 및 광전자기술대학의 탄핑헝이 책임 연구원이다. 
칭화대
칭화대는 칩에 관한 출판된 연구 논문 수에서 ETO 목록에서 5위를 차지했다. 약 4650편의 논문이 실렸고, 가장 많이 인용된 논문 목록에서는 약 1280편으로 3위였다.
반도체 전문가 쑨난은 텍사스대 오스틴 캠퍼스에서 10년 넘게 연구하다 2020년 청화대에 합류한 이래 50개 이상의 최첨단 칩을 만드는 데 기여했다.
이러한 칩은 고속열차, 전기 자동차, 전력망 등의 분야에서 사용됐다.
2023년 우화창과 가오빈이 이끄는 청화대 팀은 세계 최초로 완전 시스템 통합 메모리스터 칩을 공개했다. 이는 에너지 흐름을 제한하고 가장 최근에 통과한 전류 값을 기억할 수 있는 저항기 또는 회로 소자의 일종이다.
이런 종류의 칩은 학습이 가능하며, 외부 메모리 소스 없이도 칩 내부에서 학습이 이루어지도록 해 인공 신경망을 훈련하는 데 필요한 에너지를 줄이는 데 도움이 될 수 있다.
중국 전자과학기술대(UESTC)
쓰촨성 청두에 위치하고 있으며 공업정보화부의 후원을 받고 있다.
이 학술지는 총 논문 수가 5240편으로 ETO 목록에서 4위다.
작년에 대학과 화웨이 테크놀로지스가 설립한 연구소의 책임자인 닝닝이 이끄는 UESTC 팀은 전자전 수신기의 시간 지연을 줄일 수 있는 장치를 개발했다고 밝혔다.
이는 레이더 신호 감지 속도가 훨씬 빨라질 수 있게 한다.
UESTC 연구진은 또한 일반 반도체를 사용하여 양자 광원을 만드는 최초의 기술을 개발하면서 양자 칩 개발에도 진전을 이루었다.
양자 컴퓨팅 칩은 기존 컴퓨팅 칩에서 사용되는 고전적 비트 대신 양자 비트를 사용하는데, 이를 통해 기존 계산보다 복잡한 문제를 더 빠르게 해결할 수 있다.
이밖에 난징대, 화중과학기술대, 저장대, 베이징대 등이 이름을 올렸다.
◎공감언론 뉴시스 kjdragon@newsis.com
https://www.newsis.com/view/NISX20250422_0003148514