Imagination (사) 에서, RISC-V 를 이용한 컴퓨터 구조 및 SoC 설계 교육 과정을 무료로 제공하고자 아래 내용을 알렫립니다.
첨부된 동영상을 확인하시고, RISC-V Core의 RVfpga 교육 자료를 활용하여 주시기 바랍니다.
(교육 기자재 판매 및 교육 프로그램 설치를 위한 비용을 요구하지 않는 무료 자료 제공입니다.)
RISC-V는 축소 명령 세트 컴퓨터 (RISC) 원칙을 기반으로 하는 개방형 표준 명령 세트 아키텍처 (ISA)입니다. 다른 ISA 디자인과 달리 RISC-V의 ISA는 비용이 발생하지 않는 오픈 소스 라이선스로 제공됩니다. 많은 회사에서 RISC-V 하드웨어를 제공하고 있으며 더 많은 하드웨어를 제공할 것 입니다. RISC-V를 지원하는 오픈 소스 운영 체제를 사용할 수 있으며 널리 사용되는 소프트웨어 툴체인 에서 RISC-V의 명령어 세트를 지원합니다.
RVfpga 과정은 차세대 프로그래머 및 엔지니어가 RISC-V의 잠재력을 활용하는 데 필요한 기초 지식과 실무 경험을 제공합니다. 자세한 지침과 예제, 질문 및 솔루션이 포함된 실습이 20개의 강좌로 구성되어 있어서 강사진의 교육과정에서 실제적 구조와 시험 기반의 구조 중에서 선택할 수 있는 유연성을 제공합니다.
RVfpga 패키지는 다음 방법에 대한 지침, 도구 및 실습을 제공합니다.
• 상용 RISC-V 시스템을 FPGA로 타겟팅
• RISC-V 시스템에 더 많은 기능 추가
• RISC-V 코어 및 메모리 계층 분석 및 수정
강의 자료 설명 동영상
• https://vimeo.com/488256057
• https://youtu.be/ELheH6Ltuok
RVfpga 시스템은 Western Digital의 RISC-V SweRV EH1 코어를 기반으로 하는 Chips Alliance의 SweRVolf SoC를 사용합니다. SweRV는 완전히 검증된 프로덕션 레벨 프로세서 코어로, 완전 오픈 소스이며 현재 A 시리즈 GPU에서이 프로젝트의 리더 인 Imagination Technologies를 비롯한 여러 SoC 디자이너가 사용하고 있습니다. 이것은 강의실에서 적용할 수 있는 실제 기술입니다!
Imagination University 프로그램 (IUP)에서 이러한 교육, 강의 자료를 다운로드하는 방법은 무엇입니까?
*등록
1. 방문 페이지, https://university.imgtec.com 에서 “Register” 를 클릭합니다.
2. 등록 양식을 작성하십시오. (모든 내용을 기입하여 주시기 바랍니다.)
3. 비밀번호 설정 및 활성화를 위한 확인 이메일이 등록하신 분에게 전송됩니다. (자동 필터링 의 경우 정크 메일 함을 확인하세요!)
4. 계정 활성화, https://university.imgtec.com/resources/downloads/
* 자료 요청 및 다운로드 :
1. IUP 다운로드 리소스 페이지를 방문하십시오, https://university.imgtec.com/teaching-download
2. IUP 계정으로 로그인 합니다.
3. "RVfpga: Understanding Computer Architecture" 섹션의 "English" 메뉴를 선택하십시오.
4. 팝업 메뉴에서 "Teaching Materials" 를 선택합니다.
5. 사용권 계약을 확인한 후, 동의하시고 사용 용도 양식을 작성합니다.
6. IUP 팀은 다운로드 요청을 받은 후, 72 시간 이내에 요청을 승인합니다.
7. 승인되면 RVfpga 패키지에 대한 다운로드 링크가 포함된 별도의 이메일을 발송합니다.
IUP의 RVfpga 교육 자료 및 과정에 관심을 가져주셔서 감사합니다.