DC수신기 http://www.rapa.or.kr/korean/data/2002/4/2002_4_04.htm

[라디오]

SDR을 위한 주파수 및 AD 변환

<연세대학교 기계전자공학부 교수 한건희>

[list]

I. 서론

   오늘날의 대부분의 무선통신 기술이 디지털 통신을 기본으로 하고 있다. 이러한 디지털 무선통신에 있어서 수신부는 RF 신호를 디지털 모뎀에 전달하기 위하여 Frequency Down Conversion(FDC), Continuous-time to Discrete-time Conversion (Sampling) 및 Quantization의 3 가지 변환이 요구된다. 여기에서는 FDC, Sampling, Quantization 방법에 따른 수신기 구조를 분류 설명하고자 한다. 송신기의 구조 또한 이에 상응하는 것으로 이해 할 수 있다.

II. 주파수 변환 방식

   FDC는 크게 Heterodyne과 Homodyne으로 구분되어지는데 Heterodyne 수신기는  RF 주파수를 단계적으로 낮은 주파수로 변환하여 가는 방식을 말하며 Homodyne은 일반적으로 Direct conversion (Direct Frequency Conversion)으로 불려지며 RF 주파수로부터 직접적으로 baseband 주파수로 변환하는 방식을 의미한다. 

1. Heterodyne 방식

그림 1 Analog Super-Heterodyne Receiver

   현재 대부분의 수신기 구조는 그림 1 와 같은 두 번에 걸쳐 주파수 변환을 행하는 Super-Heterodyne 구조가 사용된다. 이와 같이 단계적으로 주파수를 변환하는 이유는 필터의 기술적 한계 및 설계최적화에 따른 것으로 passive filter의 경우 선택도(Q-factor)가 높은 필터일수록 신호의 손실(loss)이 크며 Q factor는 공진 주파수 ( ) 와 대역폭 (BW)에 의하여 다음과 같이 주어진다.

   그러므로 낮은 주파수에서는 비교적 높은 Q의 필터를 적은 손실을 갖도록 구현할 수 있으나 높은 주파수일수록 구현이 어렵다는 것을 의미한다. 이러한 기술적인 한계로 인하여 그림 2와 같이 주파수를 점진적으로 낮추어가며 필터를 구현하는 방법을 취하게 된다. 또한 이러한 단계적 주파수 변환과정에서 각 단의 이득, 잡음지수, 전력 소모, 선형성등을 적절히 배분하여 설계최적화를 위한 설계 자유도를 얻게된다.

그림 2 주파수 변환과 필터의 관계

   이때 Analog FDC를 이용하여 baseband 주파수로 변환한 후 이를 Analog-to Digital Converter(ADC)를 이용하여 디지털로 변환하여 디지털 모뎀에 인가하는 방법이 가장 널리 사용된다. 그러나 이러한 구조는 아날로그 회로의 가변성이 제한된다는 한계점이 있다. 예를 들어 필터의 경우 수동소자를 이용하는 필터의 경우 가변성이 없으며 능동 소자를 이용하는 경우 어느 정도의 가변성을 가질 수 있으나 매우 제한 적이다.  능동 필터의 경우 보다 넓은 가변성을 가지나 전력소모가 매우 크며 최대 사용 가능한 주파수 또한 공정기술에 의하여 제한된다. 그러므로 가능한 AD/DA 변환을 RF에 가까운 곳에서 행하고 프로그래밍 가능한 디지털 시스템을 사용하여 송수신기를 구성하고자하는 시도가 진행중이다.

2. Homodyne 방식

   가장 이상적인 FDC는 그림 3와 같은 Homodyne 구조로 RF 주파수를 IF로 변환하지 않고 직접적으로 baseband로 변환하는 구조라 할 수 있다. 이러한 구조는 hardware의 구성이 간단하고 전력소모가 적다는 장점이 있으나 제 3장에서 설명하는 많은 문제점을 가지고 있다. Homodyne 구조는 새로운 구조는 아니며 무선통신 기술의 초기에 사용되었던 구조로 3 장에서 설명하는 많은 기술적인 한계들을 회피하기 위한 기술로 Heterodyne구조가 개발되어진 것이며 최근 부품 소재 및 IC 설계/공정 기술의 발달로 Homodyne 구조의 구현에 대한 가능성이 높아짊으로써 이에 대한 연구가 활발히 이루어지고 있다고 생각할 수 있다. 그러나 이러한 homodyne 방식은 아래에 설명하는 많은 기술적 난제들이 남아있다.

그림 3 Homodyne Receiver 구조

Self-Mixing

    Mixer는 입력된 두 개의 주파수의 합과 차 성분을 출력하는 블록이므로 동일한 주파수를 갖는 두 입력이 가하여지는 경우에는 DC 성분을 출력하게된다. Direct Frequency Conversion 구조에서 RF의 중심 주파수와 Local Oscillator의 LO입력이 동일한 주파수를 사용하므로 모든 Frequency selective network이 같은 주파수로 설정되어있게 된다. 그러므로 coupling에 의하여 그림 4와 같이 local oscillator의 신호가 RF 입력 측으로 일부 인가되거나 RF신호의 일부가 LO 입력 측으로 인가됨으로서 동일한 주파수가 인가되며 그 차에 해당하는 DC 성분이 발생하게 된다. 이러한 문제점은 Heterodyne 구조에서는 RF단과 LO의 주파수 selective network의 주파수가 다르므로 크게 영향을 주지 않으나 Direct Frequency Conversion 구조에서는 중요한 제약 요소가 된다. 일차적인 해결 방법으로는 shielding과 isolation을 강화하는 방법이 있으며 이러한 경우에도 self-mixing 문제는 남아 있게 된다. 이를 해결하기 위하여 Time Division Multiplexing을 사용하는 통신시스템에서는 각 slot간에 offset을 측정하고 packet이 들어오는 동안에 offset을 제거하는 방식을 채용 할 수 있다. 그러나 CDMA와 같이 시간 slot을 사용 할 수 없는 경우에 대하여는 source coding을 통하여 낮은 주파수 성분에 정보를 싣지 않고, 수신부에서 high pass filter를 이용하여 offset을 제거하는 방법이 시도되고 있다.

그림 4 Self-Mixing

I-Q Mismatch

   Direct Frequency Conversion 구조에서 그림 3과 같이 quadrature구조를 사용하는 경우 local oscillator의 신호는 크기가 동일한 90도 위상차를 갖는 신호로 분리되어 각각 I, Q채널 mixer에 인가된다. 이때 두 신호의 크기가 정확하게 일치하지 않거나 위상차가 정확하게90도가 되지 않는 경우에는 그림 5와 같이 Symbol constellation이 찌그러지게 되고 오류가 발생할 확률이 높아지게 된다. 낮은 주파수에서는 이러한 매칭을 비교적 손쉽게 얻어낼 수 있으나 Direct Frequency Conversion의 경우에는 주파수가 높아 이러한 매칭이 어려워 성능 열화가 있게 된다.

그림 5 IQ mismatch의 영향

Even order distortion 과 Feedthrough

   수신하고자 하는 주파수 대역에 인접한 두 개의 interference신호가 존재하는 경우 이러한 신호는 RF 단의  frequency selective network을 통과하여 LNA에 도달하게 된다. 이때 LNA는 완전한 선형성을 가지고 있지 못하므로 그림 6와 같이 이러한 두 신호 성분의 차에 해당하는 성분이 생성되며 이 성분은 Mixer를 통과하여 Mixer의 출력 측에까지 나타날 수 있다. 두 interference신호가 근접한 경우에는 비교적 낮은 주파수에 harmonic distortion이 나타나게 되고 이는 수신하고자 하는 signal bandwidth내에 들어올 수 있다. 이러한 문제점은 Heterodyne 구조의 경우 mixer의 출력이 IF 주파수이며 이를 bandpass filter를 통과시키므로 harmonic distortion이 다음 단으로 전달되지 않으나, direct frequency down conversion에서는 Mixer의 출력이 baseband이므로 harmonic distortion과 신호가 중첩되게 된다. 이러한 문제점을 해결하기 위해서는 LNA의 선형성을 향상시키고 LNA 전단의 channel selection filter의 성능을 개선하여야 한다.

그림 6 Even order distortion 과 Feedthrough

Flicker Noise

   반도체 소자는 낮은 주파수에서 매우 큰 잡음을 발생시키며 이를 flicker noise라 한다. Mixer를 설계함에 있어서 이러한 잡음을 최소화하기 위해서는 트랜지스터의 크기를 증가 시켜야 하나 이는 사용주파수를 제한하는 요소가 된다. 반도체 소자를 사용하는 mixer의 출력에도 이러한 flicker noise 성분이 나타나게 된다. Direct frequency down conversion의 경우 mixer의 출력이 baseband 주파수이므로 flicker 잡음은 그림 7과 같이 신호성분과 중첩되게 된다. Heterodyne 구조의 경우 첫 번째 mixer의 출력이 IF 주파수이며 bandpass filter를 통과하게 되므로 이러한 낮은 주파수에서 발생하는 flicker잡음은 큰 영향을 주지 않는다. Heterodyne구조에서도 base band로 출력하는 마지막 mixer는 이와 같은 flicker noise를 출력하나 낮은 주파수에서 동작하므로 비교적 큰 트랜지스터를 사용할 수 있어 flicker 잡음의 영향을 줄일 수 있다.

그림 7 Flicker Noise의 영향

Oscillator Frequency Pulling

   Oscillator에 발진 주파수와 근접한 주파수를 갖는 외부 신호가 인가되는 경우 그림 8과 같이 oscillator의 발진 주파수가 인가된 신호의 주파수쪽으로 천이되는 현상이 일어나며 이러한 현상을 Oscillator Frequency Pulling이라 한다.

그림 8 Oscillator Frequency Pulling

수신하고자 하는 신호와 인접한 주파수에  그림 9 와 같이 강한 간섭신호가 있는 경우 에는 local oscillator의 주파수에 영향을 주게 되며 경우에 따라서는 RF단에서 인가되는 신호와 local oscillator의 발진 주파수가 locking되어 DC 성분이 발생하게 된다.

그림 9 Frequency Locking

이러한 문제점을 해결하기 위하여 그림 10과 같이 oscillator의 발진 주파수를 사용하고자 하는 주파수 와 다른 주파수를 사용하고 mixer를 사용하여 필요로 하는 주파수를 생성한 후 이를 mixer의 LO신호로 사용하는 방법이 있다. 그러나 이러한 방법의 경우 hardware복잡성이 heterodyne 구조에 상응하여 direct frequency conversion이 갖는 장점을 잃게된다.

그림 10 Offset Local Oscillator

3. Heterodyne 과 Homodyne의 비교

   앞서 설명하였듯이 direct frequency conversion은 analog block을 최소화함으로써 전력소모와 부피를 최소화 할 수 있다는 장점이 있으며 양산에 있어서 부품비용이 크게 절감한다는 장점이 있다. 그림 11은 heterodyne 송수신기와 direct frequency conversion 송수신기의 비용 구성 비율을 비교한 것으로 analog block의 감소로 궁극적으로는 부품 비용을 절감할 수 있다는 것을 의미한다. 그러나 앞서 설명하였듯이 direct frequency conversion은 많은 문제점을 가지고 있으며 성능 열화가 따르므로 이를 보상하기 위한 상당히 높은 수준의 설계 기술이 요구되므로 개발비용은 heterodyne 구조보다 높다고 할 수 있다.

그림 11 Analog heterodyne 수신기와 DDC의 비용 구성 비교

III. Sampling

   수신기의 구조를 분류하는 다른 방법으로는 sampling 방법에 따른 분류로 크게는 over-sampling과 sub-sampling으로 구분되어질 수 있다. Over-sampling은 전통적으로 sampling 하고자 하는 신호의 주파수 보다 2 배 이상의 주파수로 sampling 하는 방법을 의미하며 sub-sampling은 정보를 싣고있는 carrier 주파수 보다 낮은 주파수로 sampling 하는 방법으로 pass-band sampling이라 불리기도 한다. 수신기 구조에 있어서 sampling 이 일어나는 위치와 방법에 따라 그림 12와 같이 분류되어 질 수 있다.

그림 12 Sampling 방법과 위치에 따른 수신기 구조 분류

1. Sampling @ RF

   가장 이상적인 수신기 구조로는 AD 변환을 직접적으로 RF단에서 행하는 방법으로 RF Amp를 제외한 모든 부분을 digital로 구현하는 방법이라 할 수 있다. 이때 RF에서의 over sampling은 수십 GHz의 sampling속도를 갖는 AD 변환기가 요구되므로 현재의 silicon 기술로는 불가능하며 초전도체를 이용한 수백 GHz sampling 주파수를 갖는 AD 변환기에 대한 연구가 진행되고 있다. 그러나 이와 같은 RF에서의 over-sampling은 전력소모가 지나치게 크며 초전도체를 이용하는 경우 단말기에서의 사용은 불가능하다.

   Sub-sampling 기법은 주기적으로 반복되는 빠른 신호의 파형을 관측하기 위하여 오래 전부터 sampling oscilloscope등에 사용되어오던 기법으로 그림 13과 같이 0, T+△, 2(T+△), 3(T+△).....의 시간 간격으로 샘플링한 결과를 조합하여 파형을 만들어 내는 기법이다. 이는 sampling 주파수의 배수되는 주파수에 신호성분이 반복적으로 나타나는 것을 이용하여 carrier 주파수 보다 낮은 주파수로 sampling 하여 baseband 주파수에서 신호 성분이 나타나도록 샘플링 주파수를 선택하고 digital low pass filter를 사용하여 신호성분만을 출력하는 기법이다.

그림 13 Subsampling

  이러한 sampling 방법은 ADC의 설계 요구 사양을 완화 시켜 전력소모가 적고 기술적으로 가능한 ADC를 사용 할 수 있다는 장점이 있다. 그러나 sampler의 입력 신호는 잡음을 가지고 있게 되며 이러한 잡음은 전 주파수에 걸쳐 확산되어 있게된다. 그러므로 이러한 잡음은 sub-sampling 하는 경우 그림 14와 같이 aliasing에 의하여 baseband에 중첩되게 된다. Carrier 주파수와 sampling 주파수의 비율을 subsampling ratio (m) 이라 하며 baseband에 중첩되는 잡음이 m배 증가하여 성능이 열화 된다. 이러한 현상을 막기 위하여 sampler 전단에 Q-factor가 매우 높은 bandpass filter가 요구된다. 그러나 passive filter의 Q-factor(또는 Order) 가 높을수록 loss가 커서 SNR이 열화 되므로 매우 우수한 passive filter의 개발이 선행되어져야 한다.

그림 14 Sub-sampling에서의 잡음 중첩

   Sub-samplign의 경우 over sampling에 비하여 jitter 잡음에 대한 영향도 m²으로 증가하므로 매우 안정된 trigger 신호가 요구된다.

   비록 우수한 성능의 ADC 또는 sampler가 개발된다 하더라도 LNA의 신호는 매우 미약하여 sampling 시 switching 잡음에 의하여 SNR이 크게 열화 됨에 따라 신호의 복원이 불가능하게 된다. 그러므로 sampling 전에 충분한 크기로 신호를 증폭하여야 하나 RF의 높은 주파수에서의 증폭은 잡음 및 전력 소모를 고려 할 때 IF 주파수에서의 증폭에 비하여 매우 비효율적이라 할 수 있다.

2. Sampling @ IF

   대역폭이 서로 다른 통신 표준을 처리하기 위하여서는 프로그램 가능한 채널 선택 필터가 요구된다. 이를 위하여서는 그림 12와 같이 첫 번째 IF 단에서 sampling 및 AD변환하고 디지털 시스템에 의하여 기저대역으로의 주파수변환(Digital Down Conversion) 및 sample rate conversion, channel 선택 필터를 구현하는 방법이 있다. 이 경우 두 번째 믹서에서의 flicker 잡음에 의한 성능 열화가 없으며 전력소모가 적고 flexibility가 좋다는 장점을 가지고 있다. sampling 하는 방법으로는 over sampling, subsampling, band-pass sampling으로 구별 될 수 있으며 over-sampling의 경우 대략 70MHz IF를 사용하는 경우는 현재 개발된 ADC로 구현이 가능하다. 그러나 이 경우 ADC의 전력소모가 높으므로 sub-sampling을 사용 할 수 있으며 RF에서의 subsampling에 비하여 subsampling ratio가 낮아 잡음 중첩 및 jitter 잡음의 영향이 적다는 장점이 있다.

   IF단에서의 AD 변환 방법 중 최근 연구가 활발한 방법으로는 band-pass delta-sigma modulation이 있다. 이는 그림 15와 같이 quantizer 출력을 feedback 시켜 band pass filtering 함으로써 quantization 잡음을 shaping하여 높은 해상도를 얻는 방법으로 그림 16과 같이 noise shaping 된 PCM pulse train을 출력하게 된다.

그림 15 band-pass delta sigma modulation

그림 16 band pass delta-sigma modulator출력

   이때 일반적으로 IF 주파수의 4 배 되는 주파수로 sampling을 행하며 switched-capacitor 회로가 주로 사용된다. 이러한 band-pass delta-sigma modulator 기법은 신호의 band width에 대하여는 높은 over-sampling ratio를 갖게되어 높은 해상도를 얻을 수 있다는 장점이 잇다. 그러나 채널의 대역폭이 넓은 경우에는 첫 번째 IF 주파수가 높아야 하며 이때 delta-sigma modulator의 샘플링 주파수가 높아져 기술적 한계가 있다. CDMA와 같이 1MHz 정도의 대역폭을 사용하는 경우에는 70 MHz 정도의 IF 주파수를 사용하며 280MHz의 sampling 주파수가 요구된다. 이는 현재의 CMOS공정으로 직접적인 구현이 불가능 하나 병렬 구조를 이용하거나 down conversion을 delta-sigma modulator loop 내에 사용하는 기술을 이용하여 구현이 가능하다. 또는 continuous filter를 noise shaping filter로 사용하여 delta-sigma delta modulator를 구현한 예가 보고되고 있으나 이 경우 중심 주파수를 IF 주파수에 맞추어주기 위한 calibration 회로가 요구된다.  이와 같은 sampling 및 quantization이 이루어진 후 그림 17과 같이 디지털 회로를 이용하여 digital down conversion과 sample rate conversion및 channelization filter를 구현하여 원하는 채널을 선택하게 할 수 있다. sample rate conversion은 sampling 주파수와 modem이 요구하는 data rate를 맞추어주는 블록으로 가능한 정보의 손실이 없이 sample rate를 변환하고 linear phase 특성을 가지고 있어야 한다. 일반 적으로 CIC 필터가 주로 사용된다. channel selection filter의 경우 또한 선택도가 매우 높고 linear phase 응답을 갖는 필터를 구현하여야 하며 FIR 필터가 주로 사용된다. 최근 linear phase응답을 갖는 IIR 필터를 사용하여 적은 하드웨어로 channel selection 필터를 구현하는 연구가 활발히 진행되고 있다.

그림 17  Band-pass delta-sigma modulator와 digital IF

IV. ADC 기술동향

   SDR 구현에 있어서 가장 중요한 기술적 제약 요소인 ADC는 속도와 해상도가 그림 18 과 같이 직접적인 trade-off관계를 가지고 있다. ADC 해상도의 제약 요소는 낮은 주파수에서는 thermal 잡음이, 높은 주파수에서는 소자의 unity gain frequency에 의하여 해상도가 제약된다. 통신용 ADC로 사용되는 중간 주파수에서는 jitter 잡음이 주요한 ADC의 제약 요소가 된다.

  이러한 한계는 공정과 소자 기술의 발달에도 불구하고 그림 18와 같이 지난 8년 동안 1.5 bit 향상되었을 뿐이며 디지털 시스템의 속도가 매 5년마다 10배 이상의 속도 향상을 보인 것에 비하여 매우 느린 속도로 발전하고 있다. 그러나 전력소모는 공정기술의 발달로 지속적으로 줄어들고 있다.

그림 18 ADC 기술의 발달

  현재의 ADC기술은 대략 100MHz sampling 속도에서 10 bit effective resolution을 가지며 대략 20MHz 정도의 effective resolution bandwidth를 갖는 ADC가 상용화 되어있다. 이를 기준으로 해상도와 sampling 주파수와의 관계는 대략 -1bit/decade의 관계를 가지고 있다.

  최근 초전도체 소자를 이용한 ADC는 그림 19과 같이 해상도와 sampling 속도의 한계를 극복할 수 있는 가능성을 보여 주고있어 SDR 기지국 실현에 사용 될 수 있을 것으로 예상된다.

그림 19 초전도체 ADC 기술동향

V. 결론

   여기에서는 수신기의 frequency conversion과 sampling 방법에 대하여 설명하였다. 전력소모, 비용 및 부피를 최소화하고 flexibility를 향상시키기 위한 여러 구조가 검토되고 있으며 현재까지는 최적한 구현 방법이 제시되지 않고 있다. 그러나 향후 지속적인 공정 및 설계 기술의 향상과 필터등 소자 개발이 이루어져 SDR 송.수신기 구현이 가능할 것으로 예상되며 일차적으로는 비교적 전력소모에 대한 제약조건이 적은 기지국에서 SDR이 도입될 것으로 예상된다.

[작은행복]

아주 좋은 자료 고맙습니다. 한번 읽어서는 이해가 안가내요 앞으로 9번은 읽어야 50%정도 이해할수있을것 같습니다. 자주 좋은자료 부탁드릴깨요....

[라디오]

그렇죠 뭐.. 저도 위쪽은 이해가 가나 아래부분은 이해가 가질 않습니다. 대전에 정보통신대학이 있는가 봅니다. 링크된 PDF자료가 이 학교에서 나온 자료였습니다.