2. 모듈명 : 반도체 관련 용어

[가이아]

2. 모듈명

반도체 관련 용어

모듈최종목표

학생들이 학습활동과 현장적응을 쉽게 할 수 있도록 공통용어와 각 공정별 용어를 학습한다.

학습경험 Ⅰ : 학생들이 학습활동과 현장적응을 쉽게 할 수 있도록 공통용어를 학습한다.

학습경험 Ⅱ : 학생들이 학습활동과 현장적응을 쉽게 할 수 있도록 각 공정별 용어를 학습한다.

module2 강의계획서

활동개요

● 활동목표 : 학생들이 학습활동과 현장적응을 쉽게 할 수 있도록 공통용어와 각 공정별 용어를 학습한다.

● 시 간 : 300분

● 준비물 : 교재

활동전개과정

단계	활동주제	활동내용		방법	준비물	시간
		교수	학생
도입	활동소개	학생들이 학습활동과 현장적응을 쉽게 할 수 있도록 공통용어와 각 공정별 용어를 간단히 설명한다.	반도체공정에서 사용하는 공통용어와 각 공정별 용어를 이해한다.	질의 응답 설명	교재	15분
전개	용어설명	학생들이 학습활동과 현장적응을 쉽게 할 수 있도록 공통용어에 대해서 설명한다.	공통용어에 대해서 학습하여 현장적응을 쉽게 할 수 있도록 한다.	강의 실습	교재 실습자료 PC	270분
	공정별 용어	학생들이 학습활동과 현장적응을 쉽게 할 수 있도록 각 공정별 용어에 대해서 설명한다.	각 공정별 용어에 대해서 학습하여 현장적응을 쉽게 할 수 있도록 한다.
정리 ․ 평가	활동내용 정리․평가	노트 및 실습한 결과물을 확인하여 학생들이 학습한 내용들을 잘 이해하고 있는지를 파악한다. 이때 간단한 질문을 통하여 수업의 성과를 측정하여 다음 수업에 참고할 수 있도록 한다. 학생들에게 수업에 관한 핵심을 알려주고 그 내용을 바탕으로 체크리스트를 통한 관찰자 자기 평가서를 작성하도록 한다. 교사는 자기 평가서를 분석하여 학생들이 수업을 얼마나 이해하였는지 확인하여 다음 수업에 대비한다.	실습한 결과물을 검토하고 부족한 부분을 질문하여 학습한 내용을 이해한다.	질문 확인	PC	15분

학습경험Ⅰ

공통용어 설명

학습활동1

•공통용어

교육자료

1-1 공통 용어

불순물(Impurity)

Doner와 Accepter와 같이 특정한 목적으로 기판에 주입하는 물질.

도너(Doner)

반도체 소자의 특성을 n-Type으로 형성하기 위하여 전도대에 자유전자를 주입하는 불순물 원자로 원소주기율표상의 5족 원자(Phosphorus and Arsenic)를 말하며, Germaium(Ge)이나 Silicon(Si)과 같은 다이아몬드 결정구조로 공유결합을 하고 있는 반도체 결정 속에 불순물(Dopant)로서 미량 혼합하면 5가의 원자는 반도체 원자에 전자 1개를 주어 완전한 결정구조의 공유결합을 이루려는 성질의 반도체 물질로 된다.

정공(Hole)

반도체 속에서 가전자대역에 있는 전자의 이동으로 생기는 비어있는 전자의 준위를 말하며, 정공이라고 한다.

억셉터(Acceptor)

반도체 소자의 특성을 p-Type으로 형성하기위한 불순물 원자로 원소주기율표상의 3족 원자(Boron, Gallium and Indium)를 말하며, Germaium(Ge)이나 Silicon(Si)과 같은 다이아몬드 결정구조로 공유결합을 하고 있는 반도체 결정 속에 불순물(Dopant)로서 미량 혼합하면 3가의 원자는 반도체 원자로부터 전자 1개를 취하여 완전한 결정구조의 공유결합을 이루려는 성질의 반도체 물질로 된다.

양극성 트랜지스터(Bipolar Transistor)

Transistor의 동작에 전자(Electron)와 정공(Hole)을 동시에 이용하는 Transistor를 말하며, 이것에 대응하는 말에 Unipolar Transistor가 있는데, 이는 전자 또는 전공 중의 어느 한 쪽만을 이용하는 Transistor로 MOS Transistor가 대표적인 예이다.

캐리어(Carrier)

반도체 물질 내에서 전기정보를 전달하는 매체인 전자(Electron)와 정공(Hole)

셀(Cell)

기억소자내에 Data를 저장하기 위해 필요한 최소한의 소자 집합을 지칭함. D램의 셀(Cell)은 1개의 Transistor와 1개의 Capacitor로 구성되어있다.

채널(Channel)

FET(Field Effect Transistor)의 Gate 아래 부분인 Source와 Drain사이에 형성된 다수 Carrier의 통로를 말하며 전류가 흐르는 길. FET에서는 이 채널의 형태에 따라 전류의 흐름이 달라지는데 이것은 Gate에 가한 전압으로 제어한다. P-Channel과 N-Channel 두가지가 있다.

칩(Chip)

Wafer상에 소자가공이 끝난 상태의 개개의 IC를 말하며, Die, Pellet과 같은 의미의 용어이다.

상보성 트랜지스터, CMOS(Complementary Metal Oxide Semiconductor)

P-Channel과 N-ChannelMOS를 하나의 회로에 동시에 구성하여 단위 Transistor의 기능을 발휘하게 한 IC회로로서 소비전력이 작은 장점을 가지고 있다.

컴 수율(Cum Yield)

FAB IN에서 제품을 출하하기 까지 4Group(FAB, PROBE, PKG, TEST) Yield를 합산한 수율.z

소자, 디바이스(Device)

능동적 기능, 비직선적 기능, 변환 기능 등과 같은 특수한 기능을 가진 부품 또는 장치를 말하며, 가공 또는 조립이 완료된 제품을 말한다.

다이(Die)

Wafer상에 소자가공이 끝난 상태의 개개의 IC를 말하며, Chip, Pellet과 같은 의미의 용어이다.

다이오드(Diode)

Di-Electrode를 줄인 말로써 원래는 2극 소자 모두를 뜻하는 것이나 일반적으로 반도체의 2극 소자를 가리키는 경우가 많으며, 그 중에서도 PN Junction Diode가 많으므로 흔히 Diode라고 하면 PN Junction Diode를 의미하기도 한다. 즉 Diode는 전류를 한쪽 방향으로만 흐르게 하는 두 단자 소자이다.

탈 이온수(DI Water, De-Ionized Water)

물속에 녹아있는 무기물 등을 제거하여 세척에 사용하는 탈 이온수이다.

게이트(Gate)

FET(Field Effect Transistor)의 제어전극에 해당되는 것으로 Bipolar Transistor의 Base단자에 해당되는 용어.

드레인(Drain)

FET(Field Effect Transistor)의 전극의 하나를 말한다. Drain은 전류가 흘러 들어가는 전극이며, 통상의 사용법인 Source의 접지방식에서는 출력을 꺼내는 전극이 된다. 즉 Bipolar Transistor의 Collector에 해당하는 전극이라고 할 수 있다.

더미 웨이퍼(Dummy Wafer)

생산 Wafer와 같이 투입되어 생산 Wafer 특성의 균일성을 도모하기 위하여 장비의 특성을 알기 위해 사용하는 Wafer.

FET(Field Effect Transistor)

Bipolar Transistor와 달리 다수 반송자 즉 전자나 정공 중의 하나에 의하여 전류가 형성되며 Gate 전계에 의해 전류를 제어하는 Transistor.

집적회로, IC(Integrated Circuit)

작은 면적에 많은 전자 회로가 서로 연결되어 하나의 회로로서 기능을 갖게 한 직접회로.

검사(Inspection)

Wafer의 이상 유무를 현미경이나 육안으로 검사하는 공정.

절연체(Insulator)

물질의 에너지대 구조에 있어서 Valance Band는 전자가 꽉 차있고 Conduction Band와 Valance Band의 에너지 Gap이 매우 크며 Forbidden Band내의 불순물 등에 의한 에너지 준위가 존재하지 않기 때문에 상온에서 Conduction Band, Valance Band에 전기를 운반할 수 있는 Carrier가 존재하지 않아 전기가 통하지 않는 물질을 말한다.

MOS(Metal-Oxide-Semiconductor)

Silicon 기판(Semiconductor)위에 산화막(Oxide)을 형성시키고 그 위에 Silicon 전극(Metal)을 형성하여 전장(Electric Field)에 의한 Silicon 표면의 전하를 조절할 수 있는 구조.

N-형(N-Type)

반도체에서는 전기전도에 기여하는 Carrier가 전자, 정공 및 그 양쪽 중 어느 것이 주체가 되는가에 따라서 3가지 전도형으로 나뉘는데, 그 중 전자가 Carrier의 주체가 되는 반도체를 n-Type 반도체라고 한다.

N-채널(N-Channel)

P형 기판에 N형 확산영역을 형성한 MOS FET에 있어서 Source, Drain 사이에 흐르는 전류의 통로인 Channel이 전자에 의해서 형성된 것을 말한다.

P-형(P-Type)

반도체에서는 전기전도에 기여하는 Carrier가 전자, 정공 및 그 양쪽 중 어느 것이 주체가 되는가에 따라서 세 가지 전도형으로 나뉘는데, 그 중 정공이 Carrier의 주체가 되는 반도체를 p-Type 반도체라고 한다.

P-채널(P-Channel)

N형 기판에 P형 확산영역을 형성한 MOS FET에 있어서 Source, Drain 사이에 흐르는 전류의 통로인 Channel이 전공에 의해서 형성된 것을 말한다.

패드(Pad)

Lead Frame과 Wire를 연결할 수 있도록 소자 내 금속의 넓은 공간을 말한다.

산화실리콘(Silicon Dioxide; SiO2)

Silicon이 산소와 결합한 산화막으로 보통 Oxide라 부른다.

트랜지스터(Transistor)

반도체 소자로 만든 증폭소자를 일반적으로 Transistor라고 하는데, 이는 Transfer Signal Through a Varistor의 약어이다. 최초에 만들어진 것이 점 접촉형 트랜지스터이며, 그 후 PNP 또는 NPN 접합을 가진 트랜지스터와 전계효과 트랜지스터가 등장하였다.

웨이퍼(Wafer)

집적회로를 만들기 위한 반도체 물질의 단결정을 성장시킨 기둥모양의 Ingot을 얇게 잘라서 원판모양으로 만든 것.

1-2 웨이퍼 용어

그림 Ⅲ-18에 나타낸 각 번호에 해당하는 웨이퍼 용어는 다음과 같다.

1) 칩(chip), 다이(die)

반도체 공정에서 가공된 전자 회로가 들어 있는 아주 작은 얇고 네모난 반도체 조각으로, 수동 소자, 능동 소자 또는 집적 회로가 만들어진 반도체이다.

2) 스크라이브 라인(scribe line)

웨이퍼에서 아무런 소자나 회로가 없는 지역으로, 웨이퍼를 개개의 칩으로 나누기 위해 톱질하는 영역이다.

3) TEG(test element group)

각 웨이퍼에는 특이한 패턴의 칩 또는 다이가 몇 개 있다. 현미경으로 보면 서로 다르다는 것을 확실히 알 수 있다. 이는 정상적인 다이와 같은 공정으로 형성된 특별한 검사를 위한 소자가 들어 있다. IC의 트랜지스터, 다이오드, 저항 및 커패시터는 너무 작아서 공정 중에 검사하기가 어려우므로 테스트 다이는 공정 중의 품질 관리를 위해서 만들어진다. 또, 테스트 다이는 수율을 높이는 데에도 기여하는데, 완성된 웨이퍼의 TEG 패턴이 여러 공정의 품질을 보여주기 때문이다. 그러나 요즘에는 별도의 TEG 다이(die)를 만들지 않고 스크라이브(scribe) 라인에 바로 만들어 주기도 한다.

4) 에지 다이(edge die)

웨이퍼는 가장자리 부분에 미완성의 다이를 가진다. 이들은 미완성이기 때문에 결국 웨이퍼의 손실이 된다. 작은 웨이퍼에 큰 다이를 만든다면 웨이퍼의 손실률도 그 만큼 커지게 된다. 따라서 가능한 한 보다 큰 지름의 웨이퍼를 생산하는 것이 필요하다.

5) 플랫 존(flat zone)

웨이퍼의 결정 구조는 육안으로는 식별이 불가능하다. 따라서 웨이퍼의 결정 방향을 식별하기 위해 결정에 기본을 둔 플랫 존을 만들어 준다. 스크라이브 라인 중의 하나는 플랫 존에 수직하게 되고, 다른 하나는 수평하게 된다.

1-3 칩 용어

① 금속 배선(보통 Al)：그늘에서도 밝게 보이며 돌출된 형태를 가진다.

② 회로 표시：회로 번호 표시는 좌측 하단에 한다. 보통 제조(fab)를 위한 회로 번호는 판매시의 회로 번호와는 다르다.

③ 오염：발견되는 오염 조각은 일반적인 실내 먼지보다 훨씬 작다.

④ 본딩 패드(bonding pad)：회로의 입력과 출력 단자는 리드 프레임에 연결하 기 쉽도록 칩의 가장자리에 위치시킨다.

⑤ 스크라이브 라인(scribe line)：회로 부분은 어떤 라인으로 둘러 싸여 있다. 라 인 바깥쪽은 칩이 절단되기 위해 아무 것도 없는 지역이다.

⑥ 연결 안 된 소자：보통 몇 개의 서로 다른 회로를 만들기 위해 개별 소자를 만들어 주는데 완성된 회로에도 쓰이지 않는 회로가 남아 있는 경우도 있다.

⑦ 양극성 트랜지스터：전형적인 양극성 트랜지스터가 보인다.

⑧ 마스크 정렬(alignment marks)：칩 가장자리에 있는 정렬용 마크의 도움으로 이루어진다.

1-4 공정 용어

1) 캐리어(carrier)

웨이퍼를 담는 용기로 25장을 담을 수 있는 홈이 있다. 종류로는 청색 캐리어, 백색 캐리어, 흑색 캐리어 등이 있다. 청색 캐리어는 폴리프로필렌 재질로 되어 있으며, 청색으로 화공 약품에는 강하나 열에 약하다. 백색 캐리어는 테플론 재질로 되어 있으며, 백색으로 화공 약품과 열에 모두 강하나 가격이 비싸고 무겁다.

2) 런(run)

웨이퍼를 가공하기 위해서 연속적으로 투입되고 동일 공정에서 흐르고 있는 웨이퍼의 묶음을 말한다. 반도체 제조 공정(fab)은 이러한 런(run) 단위로 진행된다(공정 기준 용어).

3) 로트(lot)

생산이 실시되는 웨이퍼의 25장 한 묶음을 말한다(웨이퍼 기준 용어).

4) 클래스(class)

청정실의 청정도를 나타내는 단위로, 통상 1 세제곱피트(ft3)의 공간 내에 0.5 ㎛ 이상의 먼지 입자 수를 의미한다. 표 Ⅲ-6에서 알 수 있듯이 클래스 1은 입방피트(ft3)의 공간(가로, 세로, 높이가 각각 30cm) 내에 0.5 ㎛ 이상의 크기를 가진 먼지 입자가 1 개 있다는 의미로, 쉽게 말하면 잠실야구장 안에 야구공이 한 개 있는 정도를 의미한다. 일반 교실은 클래스 100만에 해당하며, ULSI는 클래스 1에서 작업이 진행된다. 따라서 1G DRAM과 같은 최첨단 반도체는 클래스 1에서 생산되고 있다.

1-5 반도체 수율(yield)

수율은 한마디로‘불량률의 반대’라고 말할 수 있다. 반도체 제조 과정을 다음의 그림 Ⅲ-21에서처럼 간단하게 나타냈을 때, 투입한 양(input) 대비 제조되어 생산량(output)의 비율을 바로 수율이라고 할 수 있는 것이다. 반도체 산업은 바로 이 수율을 높이기 위한 전쟁이라고 해도 과언이 아니다. 이처럼 수율을 강조하는 이유는 제조 공정에서 발생하는 실수나 문제점이 제품에 치명적인 영향을 끼치기 때문이다. 반도체는 결함이 있는 부분을 수리하거나 교체하기가 곤란하다. 단, 최종 검사 과정에서 일부 회로에 결함이 발견되면 레이저 가공을 통해 여분의 회로로 대체할 수 있다. 반도체 수율은 각 제조 단계에 따라 보통은 4 그룹(fab, probe, package, test)으로 구분하며, 이 4가지 수율을 다 곱하면 CUM 수율(fab 입고에서 제품을 출하까지의 종합적인 수율)이 된다.

CUM 수율 = 가공(fab) 수율×선별(probe) 수율(=EDS 수율)×패키지

(package) 수율(조립 수율)×최종 검사(final test) 수율

일반적으로 개발 제품은 수율이 50%일 때 프로젝트가 성공한 것으로 인식되며 생산 단계에서는 60～70%로 안정화된다. 80% 수율은 골든 수율(golden yield)이라고 하여 극히 일부업체만 가능한 것으로 알려지고 있다.

학습경험Ⅱ

공정별 용어

학습활동1

•Photo용어

교육자료

1-1 Photo 용어설명

정렬(Align)

스테퍼(Stepper) 등에서 전 마스크 패턴과 현 마스크 패턴을 정확하게 중첩하는 것.

정렬기(Aligner)

Align방식에 따라 Stepper, Contact Aligner, Proximity Aligner, Projection Printer 등이 있다.

정렬(Alignment)

Mask의 Image를 Wafer위에 옮기기 위해 상호 정확한 위치에 맞추는 작업.

Ashing

high temperature oxidation을 이용하여 substrate으로 부터 photoresist를 제거하는 것.

베이크(Bake)

감광제(Photo Resist) 도포 후 열에 굽는 것으로 Etch나 Develop시 감광제의 접착력을 증가시키기 위함인데 Soft Bake, Hard Bake, Post Bake가 있다.

Soft Bake : Wafer에 Photo Resist를 도포하고 나서 115°C로 굽는 것

Hard Bake : Etch 공정 이전에 130～140°C로 Bake Oven에서 굽는 것

Post Bake : Photo Resist가 도포된 Wafer를 Aligner로 노광(Exposure)한 다 음 110°C로 굽는 것

도포(Coating)

Wafer위에 감광제(Photo Resist)를 도포하는 것.

현상(Develop)

정렬(Align) 및 노광(Exposure)후 현상액을 이용하여 필요한 곳과 필요 없는 부분을 구분하여 상을 형성하기 위해 일정부위의 PR을 제거하는 것.

전자빔 노광(Electron Beam Exposure)

현미경과 같은 원리로 빛(자외선)을 이용한 Photo/Etch 기술이 한계에 도달했기 때문에 파장이 짧은 전자 빔을 이용하는 기술로 감광성 수지를 자외선에 노광시키는 대신에 전자 빔을 이용하는 기술이다. 전자 빔을 소형회로의 Pattern형성에 응용하려는 연구는 1950년대 후반부터 시도 되었지만 그 실용성이 인식되기 시작한 것은 1965년경부터였으며, 최근에는 전자 빔용 감광수지도 개발되고 있다.

노광(Exposure)

정렬이 끝나면 Mask의 상이 Wafer에 옮겨지도록 자외선에 감광제를 노출시키는 공정을 말하며 정렬과 노광을 동시작업으로 진행한다.

HMDS [(CH3)3Si]2NH(Hexa methyl disilazane)

물이나 알코올과 접촉했을 때 암모니아 가스를 발생하는 성질을 가지고 있다. Silicon이 함유된 화학물질로 PR의 접착도를 좋게 하는데 사용된다.

마스크(Mask)

IC제작을 위해 각 Layer별 회로 Pattern이 그려진 유리판으로 각 패턴은 빛을 막는 불투명지역과 빛을 통과시키는 부분으로 구분되며 Mask상의 Pattern을 Wafer위에 옮겨 소자를 제작한다.(Reticle)

레티클(Reticle)

하나의 Device layer의 Pattern이 Chrome으로 형성된 석영(quartz) 기판 Mask를 말한다.

펠리클(Pellicle)

Mask나 Reticle에 공기 중의 먼지 등 오염물질이 닿지 않도록 얇고 완전 투명한 Nitrocellulose로 만든 보호막.

PR(Photo Resist)

감광성 수지를 말하며 구성 성분은 Polymer, Solvent, Sensitizer로 대표되며 현상되는 형태에 따라 양성(Positive)과 음성(Negative)으로 나뉜다. 양성인 경우는 Sensitizer에 의하여 특징 지워지며 음성인 경우는 Polymer에 의해서 특징 지워진다. 미세 Pattern을 얻기 위해서는 막이 얇고 균일하고, Pin Hole이 없고 밀착성이 좋으며 내선성이 좋고 자외선 등에 대해 감도가 좋아야 한다.

양성(Positive) PR

빛을 받은 부분이 현상(Develop)시에 제거되는 감광제(Photo Resist).

스텝퍼(Stepper)

사진 노광 장치의 일종으로 Reticle의 Pattern을 광학 Lens를 사용하여 Wafer위에 축소 노광하여 전사하는 방식.

자외선(UV Light)

자외선(Ultra Violet Light)으로 적외선에 비해 파장이 짧고 Energy Density가 큰 특징이 있어 Photo lithography 공정에 이용된다.

학습활동2

•Etch용어

교육자료

1-1 Etch 용어 설명

식각(Etch)

Wafer상의 특정지역의 물질을 화학반응을 통해 제거해 내는 공정으로 이때 사용되는 물질을 Etchant라고 한다. Etch 방법에는 화학용액을 사용하는 Wet Etch와 가스나 플라즈마, 이온 빔 등을 이용하는 Dry Etch가 있다.

End Point

Etch가 끝나는 순간.

식각손상(Etch Damage)

식각 시 식각 대상막의 아래층 막을 과도 식각하여 이상이 생기는 현상.

과 식각(Over Etch)

식각 종료점(End Point)이 나타난 후에도 Wafer전면의 박막두께 균일성과 식각 균일성을 고려하여 어느 정도의 식각을 더해주는 것을 말한다. Under Etch의 반대.

저 식각(Under Etch)

원하는 두께보다 적게 식각하는 것.

습식 식각(Wet Etch)

반도체 제조공정에 있어 Wafer의 어떠한 표면층을 식각하고자 할 때 화공약품(액체, 기체)을 이용하여 식각하는 방법.

건식식각(Dry Etch)

Gas나 Plasma, Ion Beam등을 이용하여 행해지는 일련의 식각 공정을 통틀어 일컫는 말이다.

불화암모늄, Ammonium Fluoride(NH4F)

깨끗한 수성용액으로 무취, 부식성, 독성, 허용농도 16.5ppm, 비가연성의 성질을 갖고 있다. 반도체 공정에서 HF(Hydrofluoric Acid)와 섞어 BOE(Buffered Oxide Etch) 용액을 만들어 Oxide Etch시 Etch Rate 등을 조정하여 Uniformity를 좋게 하는 완충용액으로 사용한다.

수산화암모늄, Ammonium Hydroxide(NH4OH)

자극적인 Ammonia 냄새가 나는 색깔이 없는 액체로 부식성, 허용농도 25ppm, 비가연성의 성질을 갖는다.

Buffered Oxide Etch(BOE) NH4F + HF

NH4F(Ammonium Fluoride)와 HF(Hydrofluoric Acid)가 혼합된 화학물질로 Silicon Dioxide Etch에 사용된다. Etch시에 HF는 Oxide Etch에 직접관여하며 NH4F는 Etch Rate를 조정하여 Uniformity를 좋게 하는 완충용액의 역할을 한다. Wafer 표면의 유기물 제거 등 Cleaning Chemical로 사용되며 Metal Etch 용액의 일부가 되기도 한다.

Carbon Tetra Fluoride(CF4)

비활성, 무색, 무취, 비가연성의 Gas로 Oxide, Nitride, 용해되지 않는 Metal 및 Metal Silicide를 식각하는데 사용한다.

염소, Chlorine(Cl2)

부식성, 독성, 진한 연녹색, 맵고 자극적인 냄새, 비가연성의 성질을 갖는 기체로 Aluminum이나 Silicon의 Etching에 사용되며, 또 Oxidation 공정이나 Metal의 오염을 방지하기 위하여 첨가제로 사용되기도 한다.

염산, Hydrochloric Acid(HCl)

무색의 액체로 열을 가했을 때 약간 노란색을 띤 증기가 발생하며, 부식성, 인화성 등이 있는 화학물질이다. 용도는 HF로 Dip Etch한 후 발생하기 쉬운 Wafer표면의 Metal Ion 제거 등에 사용되는 세척용액이다.

불산, Hydrofluoric Acid(HF)

무색의 물과 비슷한 액체로 약간 자극적인 냄새가 난다. 부식성, 독성, 허용농도 3ppm, 비가연성의 성질을 갖는다. Silicon Dioxide이나 Metal Layer등의 Etching에 사용되며, NH4F(Ammonium Fluoride)와 섞여 BOE(Buffered Oxide Etch)용액을 만든다.

질산, Nitride Acid(HNO3)

황색을 띤 액체로 질식할 것 같은 냄새가 난다. 부식성, 비가연성, 허용농도 2ppm의 성질을 갖고 있다. Metal Etch 용액의 일부가 되며, HF등과 섞여 강력한 Silicon Etch용액을 만든다.

인산, Phosphoric Acid(H3PO4)

무색의 액체이며 금속과 반응하여 수소 Gas를 발생시킨다. 허용농도 0.25ppm, 비가연성으 성질을 갖는다. Aluminum과 같은 Metal의 Etch 혼합물로 사용되거나 Silicon Nitride를 Etch하는데 사용된다.

학습활동3

•Diffusion/Implant용어

교육자료

1-1 확산(Diffusion)/이온주입(Implant) 용어

확산(Diffusion)

반도체 제조공정 중, 고온의 전기로 내에서 Wafer에 불순물을 확산시키는 과정으로 반도체 층의 일부분에 대한 전도 형태를 변화시키기 위한 공정이며 온도 및 시간과 밀접한 연관을 갖는다. (Drive-in과 동일한 의미)

도핑(Doping)

반도체의 전도 형태를 바꿔주기 위해 p-Type 또는 n-Type의 불순물을 확산이나 Ion Implant에 의해서 주입하는 것을 말하며, 이때 주입되는 불순물을 Dopant라고 한다.

도즈(Dose)

Ion Implant등 충격에 의해서 반도체의 불순물을 주입하는 것을 Dose라고 하며, 그 주입량을 Dose량이라고 한다.

드라이브 인(Drive-In)

주입된 이온(Boron, Phosphorous, Arsenic)등을 필요한 만큼 확산 시키는 공정. (Diffusion과 동일한 의미)

이온주입(Ion Implantation)

반도체소자가 원하는 전기적 특성을 가지도록 반도체기판 위에 필요한 부분에만 고전압으로 가속된 이온을 물리적으로 주입하는 것.

RTP(Rapid Thermal Processing)

소자에 영향을 줄 목적으로 열을 가하거나, 열을 이용하여 공정물질의 물성을 변화시키고자 하는 열처리 공정으로 1960년대 말 IBM에 의하여 최초로 연구 되어진 이 방법은 Lamp를 열원으로 하여 빛의 복사를 이용하여 웨이퍼를 직접 가열시키는 Cold Wall방법이다.

튜브(Tube)

Wafer에 불순물이 들어가는 것을 막기 위하여 전기로의 가열 코일과 웨이퍼사이에 장착되어 있는 원통 모양의 Quartz 제품을 말한다.

도포(Deposition)

화학반응을 이용하여 박막을 Wafer 표면에 붙도록 침적시켜 놓는 과정

열처리 로(Furnace)

확산/산화막 성장 공정을 수행할 전기로를 말한다.

어닐링(Anneal)

고온에서 진행되는 공정으로 Wafer의 응력을 풀거나 결정 구조를 균일하게 정렬시켜 소자 표면의 영향력을 줄이기 위한 과정.

안티몬, Antimony(Sb)

안티몬, 원자번호 51의 5족 원소로 Ion Implant 공정에서 n-Type Doping불순물로 이용. Bipolar IC 제조공정에서 매립층(Buried Layer) 확산에 쓰인다.

비소, Arsenic(As)

비소, 원자번호 33인 5족 원소로서 Ion Implant 공정에서 n-Type Doping 불순물로 이용. 또한 Ga과 결합한 GaAs의 형태로 화합물반도체 재료로 널리 쓰인다.

Arsine(AsH3)

독성이 있으며, 무색, 불유쾌한 마늘 냄새, 가연성의 성질을 갖는 기체로 종전에는 Diffusion Gas로 사용되었으나 최근에는 Ion Implant공정에서 n-TypeDoping을 위한 arsenic의 source로 사용되며, Epitaxial Silicon Doping용으로도 사용된다.

붕소, Boron(B)

붕소. 원자번호 5인 3족 원소로서 Ion Implant 공정에서 p-Type Doping 불순물로 이용. 표준적인 Bipolar IC 제조공정에서 Isolation과 Base 영역 확산 시 확산 Source로 사용된다.

염화붕소, Boron Trichloride(BCl3)

부식성, 독성, 무색, 염산과 같은 냄새, 비가연성 등의 성질을 갖는 Gas로 Ion Implant 공정에서 p-TypeDoping을 위한 Boron의 Source로 사용되었으며 최근에는 Metal Etch 및 Silicide Etch에서 수분과 Plasma Chamber 내의 오염을 방지하여 순도를 높이고, Etching의 정도를 높이는 데까지 확대되어 사용되고 있다.

불화붕소, Boron Trifluoride(BF3)

Ion Implant 공정에서 p-TypeDoping을 위한 Boron(B)의 Source로 사용되는 독성가스.

비스무스, Bismuth(Bi)

Ion Implant 공정에서 n-TypeDoping불순물로 이용되는 Brittle Metal.

Diborane(B2H3)

자극성, 독성, 무색, 썩은 냄새, 가연성 등의 성질이 있는 Gas로 p-Type Doping불순물로 이용될 때 Boron(B)의 Source로서 사용된다.

갈륨, Gallium(Ga)

이온주입(Ion Implant)공정에서 p-Type Doping 불순물로 사용된다. 갈륨(Gallium)은 낮은 용융점(29.75°C)을 가지고 있다.

인듐, Indium(In)

이온주입(Ion Implant)공정에서 p-Type Doping 불순물로 사용되는 연한 금속 원소

Phosphine(PH3)

독성, 무색, 심한 가연성, 썩은 생선 냄새, 산소와 접촉하면 폭발하는 등의 성질을 갖는 Gas로 Epi 층 확산이나 Ion Implant 공정에서 n-Type Doping불순물을 주입할 때 Phosphorus의 Source로 사용된다.

인, Phosphorus(P)

인. 원자번호 15인 5족 원소로서 Ion Implant 공정에서 n-Type Doping불순물로 이용.

Phosphorus Oxicholride(POCl3)

무색의 액화상태의 화합물로 Silicon을 Phosphorus로 Doping시킬 때 Source로 사용된다.

학습활동4

•Deposition용어

교육자료

1-1 Deposition 용어 설명

PVD(Physical Vapor Deposition)

CVD(Chemical Vapor Deposition)에 대비해서 쓰는 말로 박막을 증착하는 과정에서 Sputtering등의 물리적 증착법을 이용하는 기술을 총칭하는 말이다.

스퍼터링(Sputtering)

Physical Vapor Deposition CVD에 대비해서 쓰는 박막을 증착하는 방법 중 Sputtering등의 물리적 증착법을 이용하는 기술의 총칭.

증착(Evaporation)

고온의 열을 이용하여 Source의 물질을 증발시켜 Wafer에 증착시키는 공정으로, 금속을 단시간에 고온으로 가열하여 증발시키면, 증발한 금속이 사방으로 튀어나가서 가까이에 있는 온도가 낮은 물체(Wafer)의 표면에 부착하여 얇은 금속막이 형성되는 원리를 이용한 것이다. 반도체 제조공정에서 E-beam이나 필라멘트를 쓰는 것이 보통이며, 이 조작은 금속이 고온으로 산화해 버리기 때문에 진공 속에서 하게 되는데 이것을 진공증착(Vacuum Evaporation)이라고 한다.

CVD(Chemical Vapor Deposition)

반도체 공정기술의 하나로 화학반응을 이용하여 Wafer 표면위에 단결정의 반도체막이나 절연막 등을 형성하는 방법. 반응실의 압력에 따라 LPCVD(저압화학기상증착), APCVD(상압화학기상증착), HPCVD(고압화학기상증착)으로 나뉘며, PECVD 등도 있다.

HPCVD

고압 화학 기상 증착

LPCVD(Low Pressure Chemical Vapor Deposition)

저압 (200～700mm Torr)의 반응 용기 내에 단순한 열에너지에 의한 화학반응을 이용 박막을 증착하는 방법.

PECVD(Plasma Enhanced Chemical Vapor Deposition)

전자에 의해 높은 에너지를 얻은 전자가 중성상태의 가스분자와 충돌하여 가스분자를 분해하고 이 분해된 가스 원자가 기판에 부착되는 반응을 이용하여 박막을 증착하는 CVD법이다.

PSG(Phospho-Silicate Glass)

Silicon Dioxide의 표면에 Phosphorus를 확산할 경우 Silicon Dioxide의 표면은 Phosphorus를 다량 함유한 층으로 바뀐다. 이 층을 PSG라고 한다. PSG는 수분이나 그 밖의 불순물을 흡착하는 성질이 있고 또 PR의 밀착성을 나빠지게 하므로 Phosphorus확산후에 이것을 제거해 버리는 경우가 있으며, 또 Gattering 효과를 위해 남겨 놓는 경우도 있다.

BSG(Boro-Silicate Glass)

반도체 표면의 안정화 등에 사용되는 Silicate 유리의 일종으로 Boron(B)과 Silicon(Si)이 결합한 유리질의 혼합물이다. 이물질의 생성은 Thermal Diffusion 과정, 고주파 Sputtering, CVD법 등이 있다.

BPSG(Boro phosphor silicate Glass)

PSG나 BSG의 단점을 보완하기 위해 사용되는 Passivation 막으로 보다 낮은 온도에서 공정이 가능하며, 부식에 강하고 APCVD로 막 형성시 Process Parameter 조절이 용이한 특징을 갖고 있다.

에피택시얼(Epitaxial)

기판역할을 하는 단결정 Silicon Wafer위에 가스 상태의 반도체 결정을 석출시키면 Substrate의 결정축을 따라서 결정이 성장되는 현상을 말한다.

알루미늄 타겟, Aluminum Target(Al)

99.999%의 고순도의 Aluminum(Al)에 약 1%의 Silicon(Si)이 함유된 원판 형태의 Target으로 Chip안에서 소자간의 도선 연결을 위한 Metal Layer를 형성시키기 위해 사용하는 것으로 Sputtering장비에서 높은 전압에 의해 이온화된 Argon(Ar) Gas가 Aluminum Target을 때려 이때 분리되어 나온 Aluminum(Al)l이 Wafer표면에 부착되어 Metal Layer를 형성하게 된다.

암모니아, Ammonia(NH3)

부식성, 독성, 무색, 심한 자극적인 냄새, 가연성 등의 성질을 갖는 Gas로 silicon nitride와 같은 부전도성 박막형성과 CVD를 이용 Passivation Layer 등을 형성하며 Plasma CVD에서는 Nitride Deposition의 Nitrogen Source로 사용된다.

APCVD(Atmospheric Pressure Chemical Vapor Deposition, 상압화학기상증착)

상압(대기압 700mm Torr)의 반응 용기 내에 단순한 열에너지에 의한 화학반응을 이용 박막을 증착하는 방법.

Dichloro Silane(SiH2Cl2)

부식성, 독성, 무색, 질식할 것 같은 냄새, 심한 가연성으로 폭발성이 강한 성질의 Gas로 LPCVD공정에서 Polysilicon, Silicon Dioxide, Silicon Nitride의 Silicon Source로서 사용되며, Epitaxial Layer형성에도 사용된다.

학습활동5

•Package용어

교육자료

1-1 Package 용어

패키지, PKG(Package)

반도체 IC를 Hermetic Seal 또는 Plastic Module로 포장한 것을 말하며, IC의 최종 형태이다. Package는 반도체 표면을 외부의 습기나 불순물로 부터 보호랄 뿐만 아니라 내부의 Chip이나 가느다란 Lead선에 외부로 부터 직접 인장력이 가해지는 것을 방지하는 역할을 한다. 또한 Power Device등에서는, 접합부에 발생한 열을 효과적으로 발산시키기 위해 Package 설계를 적절히 하는 것이 중용하다.

리드프레임(Lead Frame)

PKG에 사용되는 기본 재료. 크게 Paddle, Inner Lead, Outer Lead로 구성된다. 사용하는 재료는 크게 Cu와 Alloy(Ne+Fe)이 있으며, 제조 방법은 Etching Type(원판을 필요한 형태만 남기고 식각하여 제조하는 방법)과 Stamping Type(금형을 이용하여 원판을 필요한 형태로 Pressing하여 제조하는 방법)이 있다.

MIL(밀)

1/1000inch. 25.4㎛길이의 단위.

Mold

Epoxy Molding Compound를 이용하여 Chip, Paddle, Wire, Inner Lead 부분을 보호하기 위해 일정한 형태로 주위를 둘러싸는 과정. 일정한 형태를 음각한 금형(Mold Die)에 Lead Frame을 장착하고 어느 정도의 점도를 가진 Compound를 채워 넣어 경화시키는 방법이 주류이다. (transfer Mold)

패들(Paddle)

Chip이 얹혀 지는 Lead Frame의 부분 Chip Size에 따라 Paddle Size가 결정된다.

새깅(Sagging)

Wire Bonding된 상태에서 Wire의 Loop가 수직으로 쳐져 있는 정도.

Silicon Dust

Dicing하는 과정에서 Scribe Lane을 Blade(Dicing에 사용하는 Diamond Wheel)가 고속회전하며 잘라줄 때 발생하는 Wafer가루. 완전히 제거되지 않으면 Bonding Pad에 잔존하여 Wire Bonding에 영향을 주게 된다.

Solder

Lead Frame의 Outer Lead에 예비로 SN/PB를 도금하는 과정. Dipping방식(Solder Pot에 PKG를 담궜다가 꺼내는 방식)과 Plating방식(전기적으로 PKG의 Outer Lead에 납을 입히는 방식)이 있다.

Sweeping

Wire Bonding된 상태에서 Bonding Pad와 Lead Tip의 직선거리에서 Wire가 휘어진 정도.

트림(trim)

Outer Lead와 Lead사이를 연결하고 있는 Dam Bar(Outer Lead의 지지 및 Mold시 Die Clamp부분으로 사용)를 잘라주는 과정.

배선(Wire Bonding)

Chip상의 Bonding Pad와 Lead Frame의 Inner Lead Tip을 금세선(혹은 알루미늄세선)으로 접합시켜주는 과정. Thermo Compression Bonding(열압착 Bonding), Thermo sonic Bonding(초음파 Bonding) 등의 방법이 있고 세선의 굵기는 25um~50um정도. Capillary(Au Ball Bonding), Wedge(Al Wedge Bonding)등의 Tool을 사용한다.

Wire Sagging

Wire bonding 된 상태에서 Wire 의 중간부분이 (Bending)아래로 쳐지는 현상.(Wire Sweeping 은 좌우로 휜 상태이고 아래로 휜 것을 말하는 것입니다.)

연결패드(Bonding Pad)

반도체 Chip(Die)의 내부회로와 외부의 회로를 연결하기 위해 도선(Wire)을 연결하게 되는데, 이때 Chip위의 접착(Bonding) 부위에 Aluminum(Al) 등의 금속 증착 피막을 입힌다. 이 접착 부위를 Bonding Pad리고 하며 사각형의 구조를 갖는다.

절단(Dicing)

Wafer상의 다수의 Chip을 낱개의 Chip으로 분리하기 위해 분리선(Scribe Lane)을 따라 잘라주는 과정.

다이접착(Die Bonding)

Package 제작을 위해 Chip을 Lead Frame에 접착시키는 과정. Epoxy Bonding, Eutectic Bonding 등의 방법이 있다.

어셈블리(Assembly)

소자의 가공이 끝난 Chip(Die or Pellet)을 Wafer 상태에서 하나씩 잘라내어 외부에 노출되지 않게 하고 Set에 적용하기 쉽도록 일정한 형태로 Package를 씌우는 과정.

Back Grinding

Wafer 뒷면의 불필요한 막을 제거하고 필요이상으로 두꺼운 뒷면을 깎아 내어 저항을 줄이고 열전도율을 향상시키는 공정.

Back Lap

Back Grind와 같은 Back Side공정의 일종으로 Wafer 뒷면의 불필요한 막을 제거하고 필요이상으로 두꺼운 뒷면을 깎아 내어 저항을 줄이고 열전도율을 향상시키며 최근에는 Metal Etch등에서 수분과 Plasma Chamber 내의 오염을 방지하여 순도를 높이고, Etching의 정도를 높이는 데까지 확대되고 있다.

Back Metalization

소자의 열방출 효율을 높이고 Assembly시 Chip의 전기적 접착도를 향상시키기 위해 Back Grinding이 끝난 Wafer의 뒷면에 Gold(Au), Nickel(Ni), Chromium(Cr) 등의 금속막을 입히는 과정. 보통 Gold를 진공증착(Vacuum Evaporation)이나 Sputtering 방법을 이용하여 0.1～0.4um 정도로 Deposition한다.

Beam Lead

반도체 Chip의 기계적 또는 전기적 접촉을 위해 Chip의 외부로 나오는 금속 Lead를 말하며, 보통 Gold를 이용한다.

블레이드(Blade)

Dicing에 사용하는 도구로 Ni원판에 Diamond Grit가 박혀있다. Scribe Lane의 폭에 따라 Blade의 굵기가 달라진다.(Diamond Wheel)

BLIP(Beam Leaded Interconnected Packing)

다층 배선 기판을 이용한 Chip실장 방식으로 세라믹 기판 위에 Chip이 들어갈 위치를 마련하여 Chip을 올려놓고 그 위에 Beam Lead가 Chip의 Bonding Pad에 Bonding한다. 이 방식은 다수의 Chip을 정확히 배치함으로써 멀티 팁 IC의 실장을 가능하게 한다.

Epoxy Wetness

Epoxy Bonding에서 접착제가 Chip이면 Paddle과 접촉하는 부분에 퍼져 있는 정도 면적으로 표시한다.

Form Outer

Lead를 일정한 형태로 모양을 만들어 주는 과정.

학습활동6

•분석용어

교육자료

1-1 분석 용어

현재 개발된 표면분석 기술은 50여종이 훨씬 넘는다. 그 대부분은 전자(e), 광자, 혹은 입자(이온, 중성원자)들이 시료의 원자들과 상호 작용한 결과 발생하는 전자, 빛, 이온 등의 에너지, 질량, 세기 등을 측정하여 표면에 관한 정보를 얻는다. 표면 현상은 일반적으로 극히 복잡하여 한 가지 분석 방법으로 표면현상을 전체적으로 이해하기는 힘들다. 따라서 여러 가지 표면 분석 방법을 같이 사용하는 다목적 표면분석방법(Multi technique approach)을 사용한다.

SEM(Scanning Electron Microscopy)

시료 표면에 1~30KeV의 전자를 입사시켜 이로부터 나오는 2차 전자를 검출하여 미세한 표면이나 단면의 형상 관찰, CD 측정에 사용한다.

TEM(Transmission Electron Microscopy)

100～1000KeV의 전자를 시료에 투과시켜 원자 상호간의 작용에 의한 흡수와 회절을 검출하여 미세한 결정결함, 결정구조, 결정입자의 크기, 원자 Lattice를 관찰한다.

AES(Auger Electron Spectroscopy)

전자선을 물질의 표면에 조사하면 전자와 물질이 상호작용하여 반사전자, 일차전자, Auger 전자, 연속 X-ray, 특성 X-ray 등의 양자가 방출한다. 이중에 Auger 전자를 검출하여 물질의 원소분석을 행하는 것을 말한다.

ESCA(Electron Spectroscopy for Chemical Analysis)

모든 원소들의 전자는 K각, L각, M각 등 각(Shell) 구조를 이루고 있으며, 그 내각 전자들은 각기 고유의 에너지 준위(결합에너지)를 가지고 있다. 원소에 X-ray를 쏘여주어, 광전효과(Photoelectric Effect)에 의하여 튀어나오는 내각 전자의 운동에너지를 측정함으로써 물질의 성분을 알아 낼 수 있는 원리이다. 입사광이 X-ray인 경우를 광전자분광법(XPS 또는 ESCA)이라고 하고 자외선의 경우를 자외선 광전자분광법(UPS)이라고 한다.

RBS(Rutherford Back Scattering)

수 MeV로 가속된 이온을 시료에 입사시켜 방출되는 이온의 에너지의 양을 검출하여 재료의 조성과 불순물의 깊이 방향 분포 결정을 연구.

SIMS(Atom Scattering Secondary Ion Mass Spectrometry)

1～20KeV의 일차이온을 시료에 입사시켜 Sputter하여 방출되는 이온의 질량을 분석하여 불순물의 질량 분석과 조성을 측정하며, 깊이 방향 분포 측정이 가능하며 고감도이다.

XPS(X-ray Photoelectron Spectroscopy)

X선이나 자외선에 의해 여기된 전자의 에너지의 양을 측정하여 재료의 조성과 불순물의 분석, Sputtering을 통해 깊이 방향 분포 분석, 화학 결합상태를 알 수 있다.

XRF(X-ray Fluorescent Analyzer)

Incident X-ray를 미지의 시료에 조사하여 시료내의 원소들이 방출하는 형광 X-ray의 Intensity를 측정함으로써 구성 원소들의 농도나 두께 등을 측정하는 장비

FIB(Focused Ion Beam)

Ga+ Ion Beam에너지를 고압(30KeV)으로 집속 가속하면 이 집속 이온 빔이 시료의 표면에 도달하여 발생하는 2차 전자 이온을 검출하여 Image 화상을 얻을 수 있다. 이를 이용하여 불량 분석, Circuit Repair, Modification 및 Characterization을 목적으로 Milling, Cutting 등 Cross-Section 기능을 갖는다.

평가

1. 웨이퍼와 칩에 관련된 용어는 어떠한 것들이 있는가?

2. 반도체 공정에서 자주 사용되는 용어에는 어떠한 것들이 있는가?

3. 반도체 제조 공정에서 수율(yield)이란 무엇이고, 어떠한 종류가 있는가?

4. 반도체에서 자주 사용되는 단위에는 어떠한 것들이 있는가?

5. 반도체 제조시 청정실의 청정도의 단위인 클래스(class)의 의미는 무엇인가?

피드백

1. 웨이퍼와 칩에 관련된 용어에 대하여 설명한다.

2. 반도체 공정에서 자주 사용되는 용어에를 설명한다.

3. 반도체 제조 공정의 수율(yield)에 대해서 설명한다.

4. 반도체에서 자주 사용되는 단위에 대하여 설명한다.

5. 반도체 제조 시 사용되는 청정실의 청정도의 단위인 클래스(class)에 대해서 설명한다.

자기평가 체크리스트(공통양식)

참고문헌 반도체공정. 대한교과서. 김학동(2004)

반도체재료. 대한교과서. 김학동(2004)

반도체 제조장치 입문. 성안당. 임종성역(2000)

반도체공정 및 장치기술. 상학당. 이형옥(2005)

반도체 공정기술 입문. 한국이공학사. 최세곤, 김종성, 어수해(1999)