IBM와 삼성전자가 FinFET 구조의 한계를 해결할 수 있는 VTFET을 발표. 성공적으로 양산될 경우 고성능 연산 수요 증가에 기여. 장비 분야에서는 Selective Deposition, ALE 제조사에 수혜
공정 한계를 해결하는 VTFET
IBM이 삼성전자와 협력해 VTFET(Vertical-Transport Nanosheet Field Effect Transistor)기술을 발표. 현재 업계에서 주력으로 사용되고 있는 기술은 웨이퍼 평면을 따라 트랜지스터를 적층하는 FinFET. 10nm 미만의 FinFET 기반 공정 기술은 스페이서, 게이트, 컨택을 위한 공간이 매우 부족해져 한계에 봉착
IBM에 따르면 VTFET이 이러한 공정 한계를 해결해줄 수 있음. VTFET은 평면이 아니라 웨이퍼에 수직으로 트랜지스터를 적층하고 웨이퍼 표면에 수직으로 전류의 흐름을 유도. 이 방식은 트랜지스터 길이, 스페이서 두께, 컨택 크기 등에 대한 물리적 제약을 완화하여 스케일링 어려움을 해결
Selective Deposition, ALE 장비 수요에 기여
IBM에 의하면 전류 흐름을 수직으로 전환하면 트랜지스터 등의 크기를 유지하면서도 CGP(Contacted Gate Pitch)를 확장할 수 있는 여지가 발생. 측면 레이아웃, 전류 흐름 제약이 해결되어, 보다 큰 크기의 소스와 드레인 컨택을 사용해 트랜지스터에 흐를 수 있는 전류의 양을 증가시킬 수 있음. 결론적으로 VTFET을 공정에 도입하면 FinFET 아키텍처 대비 이론적으로 최대 85%의 전력 감소가 가능
IBM과 삼성전자가 해당 기술을 성공적으로 양산에 연결할 경우 반도체 소자 성능의 큰 폭 향상으로 이어져 고성능 연산 수요 증가에 기여. 소자 특성을 고려했을 때 장비 분야에서는 CVD Selective Metal Capping 장비를 개발하는 AMAT와 Atomic Layer Etch 장비를 개발 중인 Lam Research에 수혜가 가능할 것으로 전망
NH 도현우
*** 본 정보는 투자 참고용 자료로서 그 정확성이나 완전성을 보장할 수 없으며, 어떠한 경우에도 법적 책임소재에 대한 증빙자료로 사용될 수 없습니다.