Re: 알리에서 Sugden SF200 복각 앰프 -- DC Servo 기능

[반달]

출처 : DC 서보 (sound-au.com)

출력트랜스를 없애는 OTL 앰프시절에 입출력에 커플링 전해콘이 필수였습니다.

1980년대 전후로 약 1000uF 이상의 대용량 출력커플링 전해콘이 음질에 영향 미친다하여..

이것을 없애는 OCL 방식의 컴플멘타리 푸슈풀 회로가 일반화가 되었습니다.

더 나아가 입력 커플링콘까지도 제거하여, 입출력 전해콘의 음질 영향을 없애기 위해

DC 까지 증폭하는 앰프가 등장했습니다.

1Hz, 0.1Hz, DC 까지도 증폭하겠다는 개념입니다.

문제는 입력단에 DC가 유입이 되거나 회로 내에 소자 불량으로 출력 스피커에 DC가 흘러

고가의 스피커가 망가지는 경우가 발생합니다.

이를 방지하기 위해서 초단 차동입력의 피드백 분할저항 중 접지로 가는 것에 10~20uF 정도를 삽입합니다.

물론 이런 경우 5Hz 정도 이하 주파수는 컷오프 되고 초저음에 약간의 위상변이가 발생합니다.

또 출력단의 DC 드리프트에 의해 발생하는 것으로부터 보호하기 위해

DC차단 릴레이 보호회로도 추가할 수 있습니다.

1. 초단 차동입력 (-)입력에 연결하는 .... 글로벌 피드백 회로에 DC차단 전해콘 추가 ( 아래 번역문 그림 9 회로)

2. 스피커 출력에 DC검출회로와 릴레이로 스피커 연결선 차단

위 방법이 가장 안정되고 일반적인 방법입니다.

다른 방법은 SF-200 앰프에도 차용한 DC Servo 회로입니다.

이 방법도 고가의 앰프에 사용하기도 하는 거 같습니다.

위 일반적인 방법보다 엄청난 장점이 있어 보이지는 않습니다.

오히려 회로가 정밀하지 않거나 이 회로에 고장이라도 나면 앰프와 스피커에 데미지 입을 가능성 커 보입니다.

자세한 내용은 아래 번역문을 참조하세요..

원문을 구글번역하여 붙여 넣었습니다.

/////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////

DC 서보 - 팁, 트랩 및 응용 프로그램

© 2019년 6월, Rod Elliott(ESP)
2023년 3월 업데이트

---

메인 인덱스

기사 색인

---

목차

• 소개
• 1 - DC 서보 작동
• 2 - DC 서보 반전
• 3 - 비반전 DC 서보
• 4 - 반전 전력 증폭기
• 5 - 위상 응답
• 6 - DC 서보 주의 사항
• 7 - DC 서보 사용
• 결론
• 참조

---

소개

많은 오디오 회로는 DC 서보 회로를 사용하며, 프리앰프 또는 파워 앰프의 출력에서 DC의 모든 흔적을 제거하는 것이 아이디어입니다. 오디오 장비를 전체적으로 DC로 연결하는 것의 (IMO) 완전한 무익함 외에도 특히 라우드 스피커에 잠재적으로 위험합니다. DC에 응답하여 오디오 장비를 작동하는 것은 문제를 요구하며 DC 서보가 (정의에 따라) DC 작동을 허용하지 않는다는 것은 분명해야 합니다. DC 서보가 DC를 제거하지만 AC(어떤 주파수에서도)에 영향을 미치지 않는다는 생각은 사실이 아닙니다. DC 서보가 비현실적으로 낮은 주파수(예: 0.01Hz)로 설정되지 않는 한 저주파 AC에도 영향을 미쳐야 합니다. 여기서 문제는 이것이 몇 개의 커패시터보다 더 많거나 덜 '방해'되는지 여부입니다.

이것의 좋은 부분은 "최고의 캡은 캡이 없는 것"이라는 어리석은 생각에서 비롯되었습니다. 최고의 캡은 라우드스피커 드라이버가 어쨌든 들리지 않는 DC 또는 매우 낮은 주파수에 노출되지 않도록 하기 위해 선택된 캡입니다. 일반적으로 폴리에스터이며 때로는 사람들이 폴리프로필렌을 고집하며 많은 경우 전해 캡이 사용됩니다. 모든 반대에도 불구하고 커패시터의 전압이 충분히 낮다면 기여하는 왜곡은 무시할 수 있습니다. 위상 변이는 종종 입력 캡 사용을 피해야 하는 '좋은' 이유로 언급되지만 DC 서보는 실제로 이를 악화시킬 수 있습니다. 관심 주파수에 관계없이 0에 가까운 위상 변이가 있는지 확인하는 것은 정상보다 더 큰 캡을 사용하는 것만으로도 쉽습니다.

DC 서보 시스템을 포함하면 자체적인 문제가 발생하며 이러한 문제는 거의 논의되지 않습니다. 또한 전체 회로에는 추가적인 복잡성이 있으며 이는 때때로 상당합니다. 전력 증폭기는 상당히 높은 전압 공급 장치(일반적으로 ±25V 초과)에서 작동하지만 DC 서보에는 더 낮은 전압(최대 약 ±15V)이 필요한 연산 증폭기가 필요합니다. 즉, 몇 개의 저항과 제너 다이오드만 포함할 수 있지만 대신 레귤레이터 IC를 사용할 수 있는 추가 조정이 필요합니다. 결합된 프리앰프와 파워 앰프에서 DC 서보는 프리앰프 공급 장치에서 실행할 수 있으며 이제 파워 앰프 보드에는 작동 전압과 서보 공급 전압의 두 가지 공급 장치가 필요합니다.

이 모든 것은 더 많은 부품, 더 많은 커넥터 및 (분명히) 잘못될 수 있는 더 많은 것들이 있음을 의미합니다. DC 서보 회로의 일부가 고장나면 회로가 결과적으로 DC 출력을 개발할 가능성이 있으며 이는 완전한 DC 결합 시스템에서 스피커 고장을 일으키기에 충분할 수 있습니다. 커패시터가 동일한 문제를 일으키는 방식으로 고장날 가능성은 매우 작아서 대부분의 경우 무시할 수 있는 것으로 간주됩니다.

캡이 '악'이라고 생각하는 사람(힌트, 그렇지 않음)을 위해 낮은 DC 오프셋을 보장하는 유일한 방법은 DC 서보를 사용하는 것이지만 보시다시피 이러한 캡은 고유한 특수 제약 조건을 부과합니다. 많은 경우 서보는 커패시터를 사용하는 것보다 더 방해가 될 수 있으며 이것이 어떻게 합리적인 접근 방식으로 간주될 수 있는지 알 수 없습니다. 그러나 DC 서보는 확실히 용도가 있으며 이를 손에서 떼어내는 것은 사운드를 '망친다'는 이유로 커패시터를 거부하는 것만큼이나 어리석은 일입니다(또 다른 힌트는 그렇지 않습니다).

모든 DC 서보 시스템은 소량의 DC 오프셋을 제거할 수 있도록 설정된다는 것을 기억해야 합니다(최대 ±1V 정도가 합리적인 최대값일 수 있음). 결함이 있는 프리앰프가 출력에서 5V DC와 연결된 경우 DC 서보 시스템은 그만큼 제거할 수 있는 충분한 범위를 갖지 못하므로 파워 앰프는 스피커에 직접 DC를 제공합니다('마법의 연기'를 방출하여 불만을 알립니다.

당신이 듣는 거의 모든 음악은 이미 녹음 과정에서 수많은 커패시터를 거쳤다는 것을 고려하십시오. 커플링 캡뿐만 아니라 이퀄라이제이션에 사용되는 캡(레코드판이든 CD이든 EQ는 녹음 중에 거의 예외 없이 사용됨), 심지어 커패시터(일명 '콘덴서') 마이크 또는 전자 회로가 있는 기타 마이크에도 사용됩니다.

녹음에 사용되는 모든 장비에 사용 가능한 가장 진보된 유전체를 가진 커패시터만 포함되어 있다고 상상하는 것은 비현실적입니다. 재생 오디오 체인에 커패시터를 사용하지 않으면 무엇이든 '더 나은' 사운드를 낼 것이라고 가정하는 것도 마찬가지로 비현실적입니다.

정의에 따르면 amp 또는 DC 서보를 사용하는 사전amp DC를 재생할 수 없습니다. 서보가 작동하여 DC 구성 요소를 제거(또는 제거하려고 시도)하지만 서보 연산 증폭기를 포화시킬 만큼 충분히 크면 DC는 어쨌든 통과합니다. 모든 것에는 한계가 있고 이상적인 장치가 존재하지 않으므로 최종 결과는 항상 타협입니다.

이것은 DC 서보가 '무의미하다'는 말이 아닙니다. 작동을 위해 DC(또는 기타) 서보에 의존하는 수많은 장비가 있으며 이 기사의 목적은 유용한 정보를 제공하는 것이며 목적에 맞는 경우 DC 서보를 채택하는 것을 단념시키는 것이 아닙니다. 일부 인식된 이점(예: 신호 경로에서 커패시터 제거)을 위해 사용되는 경우 실제 이점은 예상보다 훨씬 적을 수 있습니다. 모든 회로 빌딩 블록은 전자 제품에서 중요한 위치를 차지하며 원하는 목표를 달성하는 데 필요한 사항을 결정하는 것은 설계자의 몫입니다. 여기에 DC 서보가 포함되어 있으면 이를 사용해야 합니다.

---

1 - DC 서보 작동

계속하기 전에 모든 사람이 DC 서보가 무엇인지 또는 어떻게 사용되는지 아는 것은 아니므로 몇 가지 설명이 필요합니다. 회로에 DC 오류(즉, 0이어야 할 때 일정량의 DC 출력)가 있는 경우 서보는 출력을 수정하고 신호 없이 0으로 설정하기에 충분한 입력 오프셋을 제공하는 데 사용됩니다. 서보는 거의 항상 매우 간단한 적분기이며, 가장 일반적으로 FET 입력 연산 증폭기를 사용하여 낮은 커패시턴스 값과 높은 저항을 허용합니다. 몇 가지 실제 예가 아래에 나와 있습니다.

적분기는 네거티브 피드백을 제공하지만 낮은 최종 오류를 유지하기 위해 매우 높은 DC 이득을 제공하도록 설정됩니다. TL071과 같은 '보행자' 연산 증폭기조차도 최소 100,000(100dB) 이상의 DC 개방 루프 이득을 갖습니다. 최종 시스템의 주요 오차 항은 연산 증폭기의 입력 오프셋 전압(일반적으로 2-3mV이지만 실제로는 일반적으로 더 적음)입니다. DC 및 초저주파 신호에 대한 증폭기 및 서보의 전체 개방 루프 이득(즉, 피드백이 연결되기 전)은 120dB(1,000,000)를 쉽게 초과할 수 있습니다.

DC 서보는 증폭기 회로 자체에 비해 매우 큰 개방 루프 이득 향상을 제공합니다. 이것은 (설계상) 가청 이하의 주파수로 제한되며 서보의 연산 증폭기에서 제공하는 추가 DC 게인은 DC 오프셋을 거의 완전히 제거할 수 있습니다. 설계상 DC 오프셋을 효과적으로 제거할 수 있을 만큼 충분히 높은 개방 루프(또는 DC) 이득을 갖는 전력 증폭기는 거의 없습니다. 연산 증폭기(및 관련 적분기)는 전체 DC 오프셋을 무시할 수 있는 수준으로 줄일 수 있는 충분한 DC 이득이 있는지 확인합니다.

메모: DC 서보의 궁극적인 한계는 서보 자체에 사용되는 연산 증폭기의 DC 입력 오프셋 전압입니다. TL072와 같은 연산 증폭기의 경우 '일반적인' 입력 오프셋 전압은 3mV이며, 서보 증폭기에 대한 DC 오프셋 제어를 포함하지 않는 한 메인 앰프의 출력 DC 오프셋은 이보다 나을 수 없습니다. TL072를 언급하는 이유는 이 요소로 인한 오류를 최소화하는 매우 낮은 입력 전류를 가지고 있기 때문에 이 목적에 이상적이기 때문입니다. 적분기의 입력 DC 오프셋은 다음 설명에서 0으로 가정되었지만 실제로는 거의 그렇지 않습니다.

그림 1 - 기본 DC 서보 원리

DC 서보의 기본 사항은 위에 나와 있습니다. 적분기(∫)는 기본적으로 AC를 무시하고 출력의 적분(간단히 말해서 평균)을 생성합니다. DC의 일부 값이 되는 경우 AC 구성 요소가 적분기 자체에서 '무시'할 수 있을 만큼 충분히 높은 주파수에 있는 경우 적분기의 출력은 바로 그 값이 됩니다. 적분기가 반전되고 있음을 참고하십시오. 그런 다음 입력과 적분기가 합산( ∑ )되어 ampliifier의 출력이 효과적으로 취소됩니다.

회로는 확성기에 연결된 것으로 표시되었지만 (이 사이트는 주로 오디오에 관한 것입니다 ) 실제로는 과학, 의료, 산업 또는 기타 응용 분야에 사용될 수있는 모든 변환기가 될 수 있습니다. DC 서보는 예상치 못한 장소에서 사용되지만 관계없이 동일한 원칙이 적용됩니다. DC 서보이기 때문에 복잡한 피드백 루프 안정성 기준의 대부분이 필요하지 않을 수 있지만 아래에서 볼 수 있듯이 입력 커패시터를 추가하는 것만으로도 심하게 엉망이 될 수 있습니다.

---

2 - DC 서보 반전

그림 2에는 증폭기 회로(간단히 'Amp'로 표시)와 DC 서보 회로(U1로 표시)가 있습니다. 만약에 ampliifier가 출력에서 DC의 부호를 표시하면 U1에 의해 통합되고 해당 신호는 amp의 입력에 적용되어 오프셋을 수정합니다. 증폭기(어떤 이유로든)의 출력 DC 오프셋이 620mV(약 27mV의 입력 DC 오프셋에 해당)라고 가정해 보겠습니다. 이것이 라우드스피커를 손상시키지는 않지만(8옴 드라이버의 전력은 49mW에 불과함) 스피커 콘의 정적 위치에 작지만 용납할 수 없는 이동이 발생할 수 있습니다. 일부 다른 응용 프로그램에서는 치명적일 수 있습니다(예: 변압기 구동).

그림 2 - 실제 반전 DC 서보

DC 서보가 연결되면 초기 DC는 여전히 620mV이지만 서보 회로는 몇 초 안에 이를 1mV 미만으로 줄입니다. 약 15초 후(회로가 완전히 안정화되었을 때) DC 오프셋은 약 100μV가 되어 크게 개선되었습니다. 앰프 출력의 모든 DC는 U1(R6 및 통합 커패시터 C2를 통해)에 의해 통합되며, 일단 U1의 출력이 정착되면 입력에 정확히 적절한 양의 DC 오프셋을 적용하여 U1의 출력을 0에 가깝게 만듭니다. 표시된 값(및 서보 없이 -630mV의 DC 오프셋)을 사용하면 서보의 출력 전압은 +300mV가 되며 오프셋을 100μV로 낮추기 위해 앰프의 입력에 충분한 보정을 제공합니다. (수동) 합산점은 R1, R2 및 R3의 교차점입니다.

그러나 표시된 회로는 이제 소스 저항에 민감하므로 20k를 초과해야 하며 그렇지 않으면 DC 서보가 필요한 보정을 수행할 수 없습니다. U1은 약 13V의 최대 출력 전압을 공급할 수 있으며, 이는 바이어스 네트워크(R3, R2 및 R1)를 통해 낮은 임피던스 입력에 대처하기에 충분한 전류를 강제할 수 없습니다. 대부분의 소스는 출력 임피던스가 100옴에 가깝기 때문에 DC 서보가 작동할 수 없기 때문에 이것은 분명히 용납할 수 없습니다. 앰프가 켜져있는 동안 소스가 연결되거나 분리되면 서보가 변경된 조건에 맞게 재설정되는 데 시간이 걸린다는 점에서도 또 다른 문제가 있습니다. 오디오 시스템을 사용하면 입력이 변경될 때 스피커에서 상당히 큰 '쿵' 소리가 납니다. 또한 DC가 시끄럽게 만들기 때문에 입력 포트를 사용할 수 없습니다(소스 임피던스에 더 많은 문제가 발생함).

한 가지 대답은 C1(회색으로 표시)을 포함하여 DC 서보 피드백 경로가 소스에서 격리되도록 하는 것입니다. 그러나 피드백 경로에 두 개의 시간 상수가 관련되어 잠재적으로 심각한 문제가 발생하기 때문에 예기치 않은 결과가 발생합니다. 이는 피드백 루프 안정성에 관심을 가져야 한다는 것을 의미합니다. 아래 그래프는 C1에 100nF, 1μF 및 10μF 캡을 사용할 경우 어떤 일이 발생하는지 보여줍니다. 10μF를 사용하면 회로가 안정될 때 약간의 불량 링잉이 발생하며, 이는 매우 낮은 주파수의 주파수 응답에서도 나타납니다. 주파수 응답은 0.36Hz에서 6dB 이상의 피크를 나타내며 가청성보다 훨씬 낮지만 오디오 신호에 의해 자극될 때 '방해'를 일으킵니다. C1을 100nF로 줄이면 안정화 시간은 필요한 만큼 완벽에 가깝지만 응답은 20Hz에서 약 2dB 낮습니다. 이것은 거의 확실히 용납 될 수 없습니다.

그림 3 - 입력 회로에서 두 시간 상수의 영향

C1에 1μF 캡을 사용하면 가장 작은 오버슈트와 실제로 필요하지 않은 저주파 부스트가 없는 완벽한 응답을 제공합니다. 불행히도 서보는 일반적으로 문제가 되지 않는 적절한 회로 동작에 중요한 입력 커패시터 값을 만듭니다. 저주파 응답을 변경하는 것은 단순히 입력 커패시터를 변경하는 문제라고 예상하게 되었지만, 표시된 형태의 DC 서보가 제자리에 있으면 커패시터 값이 회로의 중요한 부분이 됩니다. 특히, 빨간 흔적의 반응은 단순히 바람직하지 않을 뿐만 아니라 잠재적으로 위험합니다! 자세한 내용은 아래에 있습니다.

때때로 사용되지만 DC 서보를 반전시키는 것은 예상되는 목표를 달성하는 데 가장 바람직하지 않은 방법입니다. 입력 커패시터는 소스 임피던스/저항과의 심각한 상호 작용을 방지하기 위해 필수로 간주되어야 합니다. 커패시터 값은 신중하게 선택해야 하며 회로가 절대적으로 안정적인지 확인하기 위해 광범위한 테스트가 필요합니다. 캡이 너무 크거나 너무 작으면 감쇠 진동 또는 조기 롤오프가 발생합니다(각각). 많은 소스(예: 프리앰프)에는 출력 커패시터가 있으며 이는 전력 증폭기/서보 조합과 매우 나쁘게 상호 작용할 수 있습니다.

---

3 - 비반전 DC 서보

DC 서보가 반전되지 않아 출력이 앰프의 출력과 동일한 극성에 있는 경우 보정 신호를 메인 앰프의 네거티브 피드백 포인트에 적용하여 오류를 수정할 수 있습니다. 이것은 더 이상 DC 피드백 루프의 일부가 아니기 때문에 입력 커패시터의 문제를 극복합니다. 값은 DC 서보의 응답에 영향을 주지 않고 마음대로 변경할 수 있습니다(또는 특히 용감한 경우 생략할 수도 있음). amp의 입력에 DC 전위가 있는 경우 문제가 발생할 수 있으며 서보의 범위가 이를 변경하기에 충분하지 않을 수 있습니다.

DC 피드백 저항의 저항은 이제 메인 앰프의 피드백 회로의 일부가 되므로 원하는 이득에 부정적인 영향을 미치지 않을 만큼 충분히 높아야 합니다. 아래 표시된 값을 사용하면 게인이 매우 미미하게 영향을 받지만 일반적으로 문제가 되지 않습니다. 이와 같이 사용하면 연산 증폭기의 출력 노이즈(및 생성될 수 있는 모든 왜곡)가 앰프의 피드백 루프에 주입되므로 매우 낮은 노이즈를 위해 설계된 회로에서 이를 고려해야 합니다. 연산 증폭기의 출력도 피드백 루프의 일부이며, 더 나아가 신호 체인의 일부이기도 합니다.

그림 4 - 비반전 DC 서보 연결

DC 서보 연산 증폭기에 대한 입력은 증폭기의 입력 전압 범위 내에 있도록 제한되어야 합니다. 앰프의 공급 전압이 ±50V인 경우 연산 증폭기가 죽기 때문에 이를 연산 증폭기의 입력에 적용할 수 없습니다. 이제 감쇠기를 추가하거나(성능에 나쁜 영향을 미침) 영리하게 사용할 수 있습니다(가능할 때마다 선호되는 선택). 수동 적분기를 사용하면 1Hz 미만에서 문제가 발생하지 않도록 할 수 있으며 높은 임피던스로 인해 연산 증폭기의 입력을 쉽게 보호할 수 있습니다. 이 회로의 흥미로운 점은 롤오프가 예상대로 6dB/옥타브가 아니라 12dB/옥타브라는 것입니다. 이는 하나의 시간 상수(2.2MΩ 및 100nF)만 관련된다는 것을 의미하기 때문에 운이 좋습니다. 표시된 회로의 이점은 DC(및 1Hz 미만)에서 훨씬 더 큰 이득을 갖는다는 것입니다.

이 다이오드는 고장 전압으로부터 연산 증폭기의 입력을 보호합니다. 다이오드가 '선호' 위치에 연결되면 누출로 인해 서보가 출력 전압을 몇 밀리볼트(1mV 미만이 아님)로 조정할 수 있습니다. 이는 더 낮은 값의 저항과 더 높은 값의 캡을 사용하여 최소화됩니다. 표시된 회로의 경우 100k 저항과 2.2μF 커패시터는 다이오드 누설로 인해 생성되는 오프셋을 최소화합니다. 대안은 각 위치에서 직렬로 2개(또는 3개)의 다이오드를 사용하는 것입니다.

서보 연산 증폭기의 출력에서 입력까지의 커패시터에도 불구하고 이것은 적분기가 아닙니다. 이 캡을 사용하면 연산 증폭기가 DC 전압에 대한 최대 이득으로 작동할 수 있지만 사용 가능한 AC 필터링을 추가하지는 않습니다. 이론적으로는 더 낮은(또는 더 높은) 값을 사용할 수 있지만 C2와 C3을 동일한 값으로 유지하는 것이 더 합리적입니다. 이렇게 하면 회로가 무조건 안정되고 값이 다를 경우 발생하는 매우 낮은 주파수 응답 수차가 없습니다. 마찬가지로 R5와 R6도 안정적인 회로를 유지하고 연산 증폭기 입력 DC 오프셋을 최소화하기 위해 동일한 값이어야 합니다.

서보가 다른 방식으로 구성된 경우 DC 서보의 사용 가능한 이득이 줄어들고 이는 DC를 제거하는 회로의 기능에 영향을 미칩니다. 위와 같은 배열로 서보는 오프셋을 -25μV 미만으로 다시 끌어올 수 있습니다(시뮬레이션된 대로). 아무도 실제로 그렇게 낮기 위해 오프셋을 필요로하지 않지만 아무 것도 해치지 않습니다. 이것은 원하는 입력 커패시터 값(캡 없음 포함)을 사용할 수 있다는 것을 의미하기 때문에 분명히 훨씬 더 나은 옵션이지만 DC 오프셋 문제의 일부가 실제로 파워 앰프의 입력 단계에서 발생하는 경우 주의하십시오. 그러면 냄비에 소음이 발생하고 레벨이 변경될 때 DC 서보가 달성한 섬세한 균형도 '화나게' 됩니다. 변경 사항이 수정되지만 즉각적이지는 않습니다(표시된 값으로 다시 정착하는 데 최대 1.5초가 소요됨).

서보의 안정화 시간은 중요한 고려 사항이며 관심 주파수가 가장 낮은 주기의 주기적 시간의 두 배 이상이어야 합니다. 앰프가 10Hz로 평평할 것으로 예상하는 경우 이는 100ms의 기간이며 적분기는 최소 200ms의 시간 상수가 필요합니다(2.2MΩ 및 100nF는 220ms를 제공함). 시뮬레이션에서 응답은 표시된 회로에서 여전히 2Hz로 평평했습니다. 서보를 더 느리게 만들면 더 낮은 주파수를 사용할 수 있지만 2Hz는 이미 가청(또는 재현 가능) 주파수보다 훨씬 낮기 때문에 의미가 없습니다. 표시된 값에 대해 계산된(및 시뮬레이션된) -3dB 적분기 주파수는 ...

f = 1 / ( 2π × R × C )
f = 1 / ( 2π × 2.2M × 100n ) = 0.72Hz

예상치 못한 것일 수 있지만 적분기의 -3dB 주파수가 반드시 ampliifier의 -3dB 주파수. DC 서보 출력 저항의 값은 증폭기의 게인뿐만 아니라 저주파 -3dB 지점도 변경합니다. 그림과 같이 R4가 22k인 경우 amp 예상대로 -3dB 주파수는 0.72Hz입니다. R4 값이 증가하면 -3dB 주파수가 감소하고 그 반대의 경우도 마찬가지입니다. 예를 들어, R4가 100k이면 -3dB 주파수는 0.16Hz입니다. 적분기의 주파수가 충분히 낮다면(1Hz 미만 목표) 너무 걱정할 필요가 없습니다. 어쨌든 걱정하기로 선택하면 앰프의 -3dB 주파수는 R4 값에 반비례합니다. R4를 44k로 두 배로 늘리고 -3dB 주파수는 0.36Hz로 절반으로 줄입니다. 적분기 주파수 아래에서 앰프의 응답은 6dB/옥타브로 떨어집니다.

두 다이오드의 연결에 유의하십시오. 이들은 때때로 C2와 역평행으로 배치되지만(밝은 회색으로 '대체 연결'로 표시됨) 이것은 기본적으로 매우 나쁜 생각입니다. 그 이유는 왜곡 때문이며, 이에 대해서는 다음 섹션에서 설명합니다. 많은 사람들이 이것이 높은 레벨, 저주파 증폭기 출력 신호로 측정 가능한 왜곡을 생성할 수 있다는 사실을 알아차리지 못한 것 같습니다. 표시된 방법(검정색의 다이오드 사용)은 적분기 주파수가 충분히 낮을 경우 훨씬 더 나은 옵션입니다. 어떤 오디오 신호도 선형 범위를 벗어나 연산 증폭기의 입력을 구동할 수 없어야 합니다.

일반적으로 거의 모든 경우에 비반전 DC 서보가 선호됩니다. 선천적으로 안정적이며 '나쁜 습관'이 없습니다. 적절하지 않은 경우가 있을 수 있지만 이러한 경우는 거의 없을 것입니다. 특정 전자 빌딩 블록이 어디에 사용될지 알 수 없기 때문에 두 가지 가능성에 대해 모두 아는 것이 중요하며 아이디어는 최종 회로에서 가장 잘 작동하는 토폴로지를 선택하는 것입니다.

---

4 - 반전 전력 증폭기

어떤 경우에는 사람들이 반전 증폭기로 연결된 전력 증폭기를 작동합니다. 이것은 특히 일반적이지는 않지만 BTL(bridge-tied-load) 구성에서 하나의 앰프에 대해 수행할 수 있습니다. DC 서보는 적용된 DC 피드백이 음수인 경우 증폭기가 반전 또는 비반전인지 여부는 별로 신경 쓰지 않습니다. 포지티브 피드백을 제공하기 위해 실수로 서보의 출력을 연결하기 쉽고, 이로 인해 증폭기가 매우 높은 DC 출력 전압(일반적으로 하나 또는 다른 공급 레일에 가까움)을 발생시킵니다. 이것은 좋지 않을 것이 분명합니다.

파워 앰프가 반전 중이라면 반전 서보를 사용하여 사용하지 않는 비반전 증폭기 입력에 필요한 DC 오프셋 보정을 제공하고 싶을 수 있습니다. 비반전 입력에 대한 신호는 일반적으로 적절한 증폭기 기능을 보장하는 데 일반적으로 필요한 AC의 접지(접지) 전위에 있도록 바이패스됩니다. 이 접근 방식은 다소 놀랍고 바람직하지 않은 결과를 생성할 수 있으며 권장하기가 매우 어렵습니다. 그림 5는 회로의 예를 보여줍니다.

그림 5 - DC 서보가 있는 반전 증폭기

이 회로는 기본적으로 그림 2와 동일하지만 입력이 이제 R5를 통해 파워 앰프의 반전 입력에 직접 연결된다는 점을 제외하고는 동일합니다. 저항(R1, R2 및 R3)은 이 토폴로지에 대해 '합리적인' 값으로 조정되었습니다. 꽤 괜찮을 것 같지만 반전 DC 서보에서 논의한 바와 같이 이 접근 방식을 불안정하게 만드는 몇 가지 문제가 있습니다. 그림 3에서 볼 수 있는 링잉 파형은 두 개의 시간 상수(R6, C2 및 R1, C1)로 인해 다시 최대로 발휘됩니다. 이것은 회로가 안정될 때 리플을 생성할 뿐만 아니라 9Hz에서 3dB의 공진 부스트를 생성합니다. 안정화 시간 리플과 위험한 저주파 부스트를 모두 방지하는 유일한 방법은 R5와 직렬로 연결된 입력 커패시터(C3)를 사용하는 것입니다. 이 값은 (다시) 매우 중요하며, 표시된 값은 47μF여야 완전한 안정성을 보장합니다. 또는 C1을 1μF로 줄이고 C3를 바이패스할 수 있어 안정적인 작동이 가능합니다. 그러나 서보의 노이즈도 감쇠되지 않습니다.

C3는 47μF에서 최적입니다. C3에 대한 다른 값(특히 커패시터가 전혀 없음)은 C1도 조정되지 않는 한 완전히 허용되지 않는 결과를 제공합니다. C3가 단락된 응답은 아래와 같으며 이것이 좋은 생각이 아니라는 것을 즉시 알 수 있습니다. 대조적으로, 회로가 비반전 서보 시스템과 함께 사용되는 경우 입력 커패시터가 있는지 여부에 관계없이 차이가 없으며 회로가 훨씬 더 잘 작동합니다. 중요한 커패시터 및/또는 저항 값을 가진 모든 시스템은 본질적으로 불안정하며 편차가 있으면 '나쁜 일'이 발생합니다. 서보가 무조건 안정적인지 확인함으로써 잠재적인 문제를 피할 수 있습니다.

그림 6 - DC 서보 및 C3 단락을 사용한 반전 증폭기 안정화

초기 오프셋은 시뮬레이션된 대로 600mV입니다. 위에 표시된 것과 같은 감쇠 진동은 항상 무언가 잘못되었다는 신호이며 입력에서 임피던스가 변경될 때마다 발생합니다. 커패시터를 추가하면 진동을 제거하는 추가 댐핑이 제공되지만 언급했듯이 값이 중요합니다. 또한 큰 값이며 유일하게 실행 가능한 부분은 전해 커패시터입니다. 표시된 값(C3 포함)을 사용하면 10Hz에서의 위상 변이는 23도입니다. 입력이 개방 회로로 남아 있으면 회로가 자체적으로 작동하므로 적어도 걱정할 필요는 없습니다. 인버팅 서보의 장점 중 하나는 보호 다이오드 누출에 대해 걱정할 필요가 없다는 것입니다.

그림 7 - 선호하는 DC 서보가 있는 반전 증폭기

위에 표시된 배열은 그림 5에 표시된 것보다 훨씬 더 나은 제안입니다. 입력 커패시터를 포함하는지 여부에 관계없이 링잉이나 기타 오작동 없이 자체적으로 작동하며 제가 권장하는 회로입니다. 파워 앰프는 드라이버 회로가 동일한 섀시 내에 있지 않는 한 프리앰프를 구동하는 정확한 사양을 알 수 없기 때문에 잠재적으로 불안정한 회로를 위한 장소가 아닙니다. 성능 그래프가 필요하지 않기 때문에 표시되지 않습니다.

이 회로는 어쨌든 비반전 회로보다 본질적으로 더 높은 노이즈를 갖는 반전 증폭기이기 때문에 증폭기의 노이즈 플로어를 매우 약간 증가시키고 연산 증폭기의 출력이 합산점(R2, R3 및 R4의 접합부)에 연산 증폭기 출력 노이즈를 주입하기 때문입니다. R1은 이 배열에서 사용되지 않습니다.

---

5 - 위상 응답

서론에서 DC 서보는 저주파 위상 변이를 도입할 수 있으며 이는 커패시터를 사용하는 것보다 더 나쁠 수 있다고 말했습니다. DC 서보가 저주파 위상 변이를 제거한다는 믿음으로 일부 사람들이 사용할 수 있기 때문에 이것이 어떻게 사실인지 확인하기 위해 회로를 검사해야 합니다. 그림 4를 간단히 살펴보면 DC에 피드백이 있음을 알 수 있지만 중요한 것은 저주파도 영향을 받아야 한다는 것입니다. DC 서보는 DC 오프셋을 제거하지만 기본적으로 매우 간단한 저역 통과 필터이기 때문에 일부 AC도 통과해야 합니다. DC를 완전히 제거하는 유일한 구성 요소는 커패시터로, 오디오 범위 내의 어떤 것에도 영향을 미치지 않도록 원하는 만큼 커질 수 있습니다.

그림 4 회로를 보면 유효(결합) 턴오버 주파수가 0.72Hz인 두 개의 적분기가 있음을 알 수 있다. U1의 출력은 앰프의 반전 입력으로 피드백되며 두 가지 효과가 있습니다. 첫 번째는 게인이 많이 증가하지는 않지만 R4가 R3와 효과적으로 병렬화되어 990옴의 유효 값을 제공하기 때문에 증가한다는 것입니다. 둘째, U1의 출력은 대부분 DC이지만 일부 저주파 AC도 앰프의 반전 입력으로 다시 전달합니다. 그러면 저주파 AC의 이득이 감소하고 위상 변이가 발생합니다. 그렇지 않을 수 없습니다!

그림 8 - 서보가 있는 앰프의 진폭과 위상

위의 그래프는 1Hz에서 10kHz까지의 증폭기 주파수 응답, DC 서보 주파수 응답 및 증폭기 위상을 보여줍니다. C1 및 C2가 단락되고 그림 4에 표시된 증폭기 및 DC 서보가 DC 오프셋을 제거하는 데 사용됩니다. 주파수가 감소함에 따라 앰프의 출력 위상이 변하고 4Hz 미만의 레벨 드롭도 볼 수 있습니다. 이 그래프는 입력 또는 피드백 차단 커패시터 없이 촬영되었지만 여전히 명백한 위상 변이와 저주파 신호의 감소가 있습니다.

그래프에서는 알 수 없지만 주파수 응답은 1Hz에서 1.8dB 낮습니다. 물론 불평할 것은 아니지만 동일한 주파수에서 위상 변이는 36°이므로 서보가 위상 변이를 방지한다고 주장하는 사람들에게는 파티를 망치는 것입니다. 사용된 두 회로의 유일한 차이점은 게인입니다 - 서보가 제자리에 있을 때 AC 게인은 R24와 병렬로 있는 22k 서보 저항(R6)으로 인해 일반적으로 예상하는 대로 24가 아닌 3입니다. 서보와 함께 사용할 때 입력 DC 오프셋은 27mV로 설정되고 DC 출력은 100μV로 설정되었습니다.

이것은 DC 서보가 제로 위상 변이를 보장하지 않는다는 것을 입증하기에 충분해야 합니다. 실제로 입력 캡과 피드백 캡을 사용하면 복잡성을 추가하지 않고도 DC 서보보다 위상 변이를 줄이는 것이 어렵지 않습니다. 물론 출력에서 매우 낮은 DC 오프셋을 얻을 수는 없지만 실제 전력 증폭기에서 1mV 미만을 목표로 할 이유는 없습니다. 일반적으로 최대 100mV 오프셋(2옴 드라이버에 8mW 미만의 전력)을 사용할 수 있습니다.

그림 9 - 서보가 없는 앰프 회로

이 회로는 비 서보 진폭 및 위상을 평가하는 데 사용되었습니다. 서보를 분리하고 그림과 같이 캡을 사용하면 앰프의 출력 DC 오프셋은 27mV이지만 이는 전력 증폭기의 허용 한계 내에 있습니다. 가장 합리적으로 일반적인 파워 앰프는 약 20mV를 넘지 않는 DC 오프셋을 가지며 경우에 따라 (거의) 완전히 제거할 수 있도록 트림팟이 제공됩니다. 많은 사람들이 트림팟을 좋아하지 않지만 값싼 오픈 프레임 싱글 턴 트리머가 아닌 적절하게 밀봉된 멀티턴 유형을 사용하면 문제가 되지 않습니다.

회로가 시뮬레이션되기 때문에 왜곡 수치가 적용되지 않습니다(입력 DC 오프셋 전압 포함). 커플링 및 피드백 캡은 높은 값이지만 양단에 전압이 거의 없기 때문에 저전압 유형입니다. 때때로 전해 캡은 항상 편광 전압을 가져야 한다고 생각하지만 전혀 사실이 아닙니다. 수많은 회로(DIY 및 상업용)는 편광 전압 없이 전기를 사용하며, 양단의 전압이 항상 1V 미만으로 유지된다면 길고 행복한 삶을 살 수 있습니다(100mV, AC 및/또는 DC 이하를 목표로 함).

그림 10 - 서보가 없는 진폭 및 위상

진폭은 1Hz에서 118mdB(0.118dB) 감소하며, 최악의 경우 위상 변이는 1Hz에서 12°에 불과하다(DC 서보를 사용하면 1.8dB 하향 및 35° 이상). 이는 C1용 33μF 커패시터를 사용하고 R3과 직렬로 연결된 1,000μF 커패시터를 사용하여 달성되었습니다. 커패시턴스 값이 약간 높아서 더 낮은 값을 쉽게 사용하여 좋은 결과를 얻을 수 있었지만 적절한 커패시터로 DC 서보를 이기는 것은 여전히 매우 쉽고 '정착 시간'에는 변화가 없습니다(물론 이는 불가피합니다. 상당한 오프셋이 있는 경우 캡을 충전해야 하기 때문입니다). 표시된 값을 사용하면 2초 이내에 정상 상태 DC 조건에 도달할 수 있습니다. 이것은 DC 서보가 제자리에 있는 상태에서 안정화 시간과 거의 동일합니다. R1을 22k(더 합리적인 값)로 줄이면 위상 변이는 여전히 1Hz에서 21°에 불과하며 10Hz 이상의 주파수에서는 무시할 수 있습니다(< 2°).

커패시터에 (AC) 전압이 거의 없는 경우 '자격 증명'에 관계없이 또는 인터넷 포럼 사이트에서 논의된 대로 왜곡이 거의 발생하지 않을 수 있음을 기억하십시오. 사용되는 커패시터 값은 필요 이상으로 높으며, 두 개의 시정수(C1, R1, C2, R3)를 서보에 사용되는 것과 같게 하면(약 220ms) 응답과 위상이 동일해야 하는 것처럼 보일 수 있습니다. 그러나 이것은 실제로 전혀 사실이 아니며 더 커야 합니다. C1이 10μF이고 C2가 330μF이면 서보 및 비 서보 위상 변이는 거의 동일하지만 저주파 감쇠는 더 적습니다(1Hz, 서보 없이 -1dB, 서보 포함 -1.8dB).

이것은 아마도 당신이 기대했던 것이 아닐 것이라고 말하는 것이 안전하지만, 비웃기 전에 설명 된 값을 사용하여 물리적 테스트 또는 시뮬레이션을 실행하여 직접 확인할 것을 권장합니다. DC 서보의 사용은 위상 응답(실제로는 들리지 않음) 측면에서 입력 및 피드백 커패시터를 사용하는 '솔루션'으로 오랫동안 유지되어 왔습니다. 그러나 이는 턴온 노이즈가 있는 시스템으로 쉽게 이어질 수 있으며 복잡성이 추가되었음에도 불구하고 위상 '문제'가 해결되지 않습니다. 연산 증폭기의 출력을 피드백 경로에 연결하면 인식된 이점이 쉽게 취소될 수 있지만, 유능한 증폭기를 사용하는 경우 실제로는 들리지 않을 수 있습니다.

---

6 - DC 서보 주의 사항

DC 서보를 조심해야 합니다. 약간의 불행으로 인해 서보 루프에서 과도한 게인과 충분한 위상 변이가 발생하면 전체 회로가 매우 낮은 주파수에서 진동할 수 있습니다.

이를 수행하려면 심각한 오류가 필요하지만 가장 확실히 가능합니다. 나는 이것이 바람직하지 않다고 확실히 말할 수 있다고 생각하므로 서보 회로를 사용하려는 경우 가능한 모든 작동 조건에서 안정적인지 확인하기 위해 철저히 테스트해야 합니다. 그림 1에 표시된 회로는 감쇠 진동을 나타낼 가능성이 높지만 저항기/커패시터 필터로 앰프의 DC 피드백을 필터링하려는 경우에만 가능합니다. 그것은 표시되지 않으며 입력과 바이패스 커패시턴스의 잘못된 조합으로 저주파 발진기를 만드는 것이 매우 쉬울 수 있습니다. 회로에 세 개의 시간 상수가 있을 때마다 의도하지 않은 위상 편이 발진기가 생성될 위험이 있으므로 항상 주의가 필요합니다. 세 개의 시간 상수는 재앙의 지름길입니다! 2단계 '포스트 서보' 필터와 서보 자체만 있으면 진동이 거의 확실합니다.

이 특이한(그리고 가장 예상치 못한 경우) 문제의 전조는 이미 감쇠된 진동이 있는 그림 2(빨간색 트레이스)에서 볼 수 있습니다. 세 번째 시간 상수(즉, 다른 필터)가 추가되면 오실레이터가 가능해집니다. 감쇠 진동은 충분히 나쁘지만 가청 이하의 주파수에서 느리지만 확실하게 최대 전력 출력으로 구축되는 진동은 칭찬할 것이 거의 없습니다. 기본적으로 세 번째 필터를 추가하면 예측할 수 없는 주파수와 진폭을 갖지만 모든 스피커를 파괴할 수 있는 위상 편이 발진기가 생성됩니다.

모든 DC 서보 시스템은 서보가 전체 오류를 수정하기까지 시간이 걸리지만 작은 오류는 일반적으로 매우 빠르게 처리됩니다. 어쨌든 앰프 출력에 음소거 릴레이를 두어 시스템이 안정될 때까지 스피커가 연결되지 않도록 하는 것이 좋습니다. 이것이 완료되지 않으면 서보의 시간 지연으로 인해 앰프를 켤 때 '펑'하거나 '쿵'할 가능성이 높습니다. 이 문제는 회로가 자연적으로 높은 DC 오프셋을 가질 때만 중요한데, 이는 서보 회로가 필요한 수정을 할 수 있는 충분한 시간을 가질 때까지 시스템을 통과하기 때문입니다.

대부분의 경우 증폭기 회로는 서보가 필요하지 않을 만큼 충분히 낮은 DC 오프셋을 갖습니다. 처음에 서보가 인기를 얻은 주된 이유 중 하나는 DC에 평평한(또는 DC에 가까운) 앰프에 대한 욕구였습니다. 입력(및/또는 피드백 차단) 커패시터로 인한 위상 변이가 어떻게 든 음악을 '망친다'는 주장은 환상이며 엔지니어링에서 설 자리가 없습니다. 이러한 주장의 대다수는 청취자/테스터가 어느 것이 어느 것인지 알고 있는 시력 테스트를 기반으로 합니다. 블라인드 테스트(또는 이중 맹검)의 보호 장치가 없는 시력 테스트는 '실험자 기대' 효과에 따라 결과를 제공합니다 - 어떤 것이 더 좋거나 더 나쁘게 들릴 것으로 예상하면 그렇게 됩니다. 같은 테스트를 블라인드로 진행하면 '명백한 차이'가 순식간에 사라집니다.

DC 서보를 사용하면 입력 커패시터가 필요하지 않다는 생각은 사실이지만 비용이 듭니다. 추가 부품뿐만 아니라 좋든 싫든 서보 연산 증폭기는 앰프의 성능에 약간의 영향을 미칩니다. 잘하면 영향이 미미하지만 커패시터를 제거하는 것이 가치 있는 목표라고 생각하는 사람에게는 여전히 고려 사항입니다. 인생의 모든 것(및 전자 제품)과 마찬가지로 타협이 있습니다. 앰프에 미치는 영향을 최소화하면서 최상의 성능을 원한다면 인티그레이터가 매우 느려야 하지만 이는 DC 구성 요소가 제거될 때까지 앰프를 사용할 준비가 되지 않았음을 의미합니다. 빠른 동작이 있는 경우 스펙트럼의 저주파 끝이 진폭과 위상 모두에 영향을 받습니다.

놀랄 수 있는 또 다른 점은 저주파에서 DC 서보가 왜곡을 증가시킬 수 있다는 것입니다. 그림 4를 다시 살펴보면 일부 저주파에서 '대체 연결'에 표시된 다이오드가 U1으로 가는 AC 파형을 클리핑한다는 것을 알 수 있습니다.

U1은 적분기로 구성된 것처럼 보이지만 이는 착시이며 AC의 전압 추종자 역할을 합니다. 이 커패시터는 AC 피드백을 제공하므로 연산 증폭기가 '실제' 적분기(R5 및 C2)를 통과하는 AC를 클리핑하지 않으며, 오프셋을 상쇄할 수 있도록 매우 높은 DC 이득을 보장하는 데 필요합니다. '회색' 다이오드를 사용하면 저주파 AC 파형을 클리핑하고 DC 서보가 왜곡된 신호를 증폭기의 피드백 네트워크로 다시 결합합니다. 이것은 이제 앰프의 출력의 일부입니다. '이상적인'(왜곡이 전혀 없는) 증폭기를 사용하더라도 50V 피크 출력 신호(최대 전력)를 갖는 그림 4 회로의 왜곡은 10Hz에서 0.07%, 20Hz에서 약 0.05%입니다. 왜곡은 주파수가 감소함에 따라 증가하지만 더 높은 주파수에서는 무시할 수 있습니다. 그림과 같이 4개의 직렬 연결된 다이오드를 사용하면 어떤 주파수에서도 영향이 없으며 다이오드 누출의 영향이 최소화됩니다.

이 특정 문제는 다이오드를 생략하여 제거할 수 있지만 증폭기 DC 오류가 발생하면 연산 증폭기의 입력단이 손상될 수 있습니다. 그림 4에 표시된 다이오드 '대체 배열'이 일반적이지만, 그림과 같이 연산 증폭기의 비반전 입력에서 각 공급 레일로 연결되는 다이오드를 사용하는 것이 좋습니다. 다이오드 누설로 인해 오프셋 문제가 발생하는 것을 방지하려면 초저 누설 다이오드 또는 두 개의 직렬을 사용하십시오. R5 및 C2의 치수가 올바르게 지정되면 오디오 신호가 연산 증폭기의 선형 입력 범위를 초과할 수 없습니다. 적절한 테스트와 시스템의 모든 전압에 대한 세심한 주의가 없으면 이 잠재적인 문제는 쉽게 알아차리지 못하고 지나칠 수 있습니다. 증폭기 오류로 인해 연산 증폭기의 입력이 공급 전압 바로 위/아래로 강제될 수 있지만 이는 대부분의 연산 증폭기에서 허용됩니다. 높은 값의 통합 저항은 전류를 안전한 값으로 제한합니다.

또한 서보의 출력 저항 값을 신중하게 선택해야 합니다. 너무 낮으면 게인에 영향을 미치고 증폭기 노이즈를 증폭기에 주입할 수 있습니다. 너무 높으면 서보 연산 증폭기가 오프셋을 제거하기에 충분한 전류를 합산점에 전달하지 못할 수 있습니다. 그림 4(22k)에 사용된 값은 적절하지만 원하는 경우 늘릴 수 있습니다. 그러나 피드백 네트워크와 함께 사용하면 감쇠기 역할을 하여 회로를 통한 총 DC 이득을 줄입니다. 즉, 출력에 DC가 조금 더 있을 수 있습니다. 값이 너무 증가하면 연산 증폭기의 출력 전압이 평형에 도달하기에 충분하지 않을 수 있습니다. 일반적으로 연산 증폭기의 출력 전압은 시스템이 안정화되면 ±5V(15V 공급 가정)를 초과해서는 안 되며, 이는 시간 경과에 따른 변화에 대처할 수 있는 충분한 범위를 보장합니다. 반전 서보를 사용하는 경우에도 동일한 주의 사항이 적용됩니다.

---

7 - DC 서보 사용

위의 설명에도 불구하고 DC 서보의 사용이 필수적이거나 적어도 매우 바람직한 경우가 있습니다. 많은 상용 제품의 경우 측정 가능한 오프셋이 있는 경우와 같이 '오디오 애호가' 또는 리뷰어의 분노가 발생하지 않도록 하는 것이 중요합니다. 이것은 작은 시장이며, 인식된 '결핍'은 특히 프리미엄 가격을 요구하는 '고급' 제품의 경우 시장에 해를 끼칠 수 있습니다. 커패시터가 일부 서클에서 가지고 있는 부당한 불량 랩 때문에 신호 경로에서 커패시터를 제거하는 것이 바람직한 것으로 보일 수 있습니다. 물론 전원 공급 장치에 사용되는 전해 캡에 대해서는 언급하지 말아야 하며, 이는 신호 경로의 일부임에도 불구하고 일반적으로 무시되기 때문입니다.

매우 중요한 응용 분야는 DC 오프셋이 번거로울 뿐만 아니라 장비 성능에 심각한 영향을 미칠 수 있는 계측용입니다. 당연히 측정 시스템에 DC가 포함되어야 하는 경우 서보가 DC를 제거하려고 시도하기 때문에 쉽게 해결되지 않습니다. 그러나 부피가 큰 전해 대신 작은 금속 필름 캡을 사용할 수 있어 전반적인 개선을 제공할 수 있으며 DC 서보 시스템이 없는 경우 필요할 수 있는 수동 '0 설정' 제어가 필요하지 않습니다. 필름 캡과 고가의 저항기를 사용하면 필요한 경우 저주파 응답을 0.1Hz 이하로 쉽게 확장할 수 있으며, 극도로 낮은 주파수 응답이 필요한 경우 매우 큰 커플링/피드백 커패시터가 필요합니다.

테스트 및 측정, 과학 장비 및 산업 공정에서 DC 서보에 대한 많은 응용 프로그램이 있으므로 프로세스를 무시하는 것은 현명하지 않습니다. 이 기사의 목적은 사용자가 DC 서보가 만병 통치약은 아니지만 현명하게 적용할 때 유용한 도구라는 것을 이해하도록 하는 것입니다. 일반적으로 사용되는 많은 시스템은 DC 오프셋을 제거하고 나머지를 기껏해야 몇 마이크로볼트로 줄이는 기능에 크게 의존합니다. 이는 '오프셋 널' 기능(일반적으로 트림팟)을 추가하지 않고는 일부 시스템에서 불가능할 수 있으며, 이를 위해서는 사용 전에 DC의 존재 여부를 확인하고 장비를 사용하기 전에 수동으로 조정해야 합니다.

오디오는 대부분의 경우 초저 DC 오프셋을 요구하지 않으며 DC가 문제인 경우(예: 노이즈를 유발할 수 있는 포트 전체) 커패시터는 항상 가장 쉽고 저렴한 옵션입니다. 독자가 캡이 어떻게든 사운드를 '망친다'고 믿는다면, 음악이 디스크에 들어가기도 전에 이미 녹음 및 이퀄라이제이션 체인의 수많은 커패시터를 통과했다는 것을 상기시키기만 하면 됩니다.

---

결론

간단히 말해서 DC 서보는 연산 증폭기의 매우 높은 이득(DC 및 매우 낮은 주파수에서)과 낮은 입력 DC 오프셋을 사용하여 증폭기의 출력에 나타나는 모든 DC를 '무효화'합니다. 회로는 필터를 사용하기 때문에 저주파 응답에 한계가 있으며 DC 서보가 장착된 증폭기는 DC를 증폭할 수 없습니다. DC 입력이 충분히 높으면 연산 증폭기가 선형 범위를 벗어나게 되어 출력이 하나 또는 다른 공급 레일로 밀려납니다. 최종 결과는 행복하지 않을 것입니다.

'보행자' 연산 증폭기조차도 전력 증폭기보다 훨씬 더 큰 개방 루프 DC 이득을 갖기 때문에 증폭기 자체보다 DC 오프셋을 훨씬 더 잘 제어할 수 있습니다. 증폭기에 DC 오프셋 트림팟을 포함하는 것은 확실히 가능하지만 서보는 일반적으로 잔류 DC를 제거하는 더 우수하고 일관된 작업을 수행합니다. 그러나 신중하게 설계해야 하며 원하지 않는 작업(예: 진동)을 수행하지 않도록 철저히 테스트해야 합니다. 최적의 토폴로지를 확보하는 것은 무조건적인 안정성을 보장하는 데 매우 중요합니다. 즉, 모든 입력 장치(DC 결합 여부에 관계없이)에서 감쇠 진동에 대한 힌트가 전혀 없습니다.

DC 서보를 사용하면 (매우) 낮은 주파수에서 위상 변이가 없다는 것을 의미한다는 지속적인 신화가 있지만 이는 사실이 아닙니다. 입력 및 피드백 커패시터를 사용하는 경우 대부분의 증폭기 설계에서 DC 오프셋은 50mV보다 훨씬 낮으며, 둘 다 정상보다 크게 만들면 일반적으로 DC 서보에서 얻을 수 있는 위상 편이를 쉽게 유지할 수 있습니다. 커패시터가 크기 때문에 가장 낮은 관심 주파수에서도 커패시터에 전압이 거의 떨어지지 않으므로 커패시터에 의한 왜곡이 거의 발생할 수 없습니다.

종종 놓치는 점은 모든 구성 요소에 전압이 0에 가까우면 왜곡이 거의 0에 가까울 수 있다는 것입니다. 큰 값의 커패시터는 일반적으로 전해 커패시터가 사용된다는 것을 의미하지만 캡의 왜곡이 5%이고 캡 양단의 전압이 입력 전압의 1%인 경우에도 최악의 경우 왜곡은 0.05%가 될 수 있습니다. 나는 5 % 왜곡 (상당한 AC 전압을 가진 전해질조차도)을 가진 (합리적인) 커패시터를 측정 한 적이 없으므로 왜곡은 자연스럽게 주어진 예보다 낮을 것입니다.

DC 서보는 DC 오프셋을 거의 제거하지만 대부분의 전력 증폭기의 경우 이미 문제를 일으키지 않을 만큼 충분히 낮습니다. DC 서보는 증폭기가 변압기를 구동하는 경우 매우 좋은 생각이지만 이는 순전히 변압기 권선에 DC가 없는지 확인하기 위한 것입니다. 저주파 함량은 변압기가 포화되지 않도록 신중하게 조정되어야 하므로 저주파 필터는 필수로 간주되어야 합니다. 필터는 (물론) 커패시터를 사용합니다. 이 특정 주제는 출력 변압기에 연결된 증폭기에 대해 설명하는 고전압 오디오 시스템 기사에서 자세히 다룹니다.

선호되는 연결은 입력 회로(특히 사용되는 경우 입력 커패시터)와의 상호 작용을 최소화하기 때문에 비반전 서보를 사용합니다. 소스에 따라 커패시터가 자신도 모르는 사이에 존재할 수 있으며, 잘못된 토폴로지를 선택하면 원치 않는 상호 작용이 발생할 수 있습니다. 그러나 위에서 언급했듯이 여전히 주의 사항이 있으며 잠재적인 상호 작용을 알고 있어야 합니다. 서보 연산 증폭기는 사실상 신호 체인의 일부이며 기여도는 작지만 무시할 수 없습니다. 주의와 좋은 설계로 신호에 미치는 영향을 최소화하면서 작업을 제대로 수행할 수 있도록 구성할 수 있습니다.

위의 의견에도 불구하고 DC 서보는 매우 낮은 DC 오프셋이 필수적인 유용한 추가 기능입니다.

파워 앰프에서 거의 0에 가까운 DC 출력이라는 아이디어가 마음에 든다면 DC 서보가 제공되지만 위상 변이를 제거하지는 않으며 올바르게 수행하지 않으면 저주파에서 왜곡이 증가할 수 있습니다. 앞서 언급했듯이 모든 작동 조건이 장치 기능 내에 있고 DC 서보가 죽어도 '나쁜' 일이 발생하지 않는지 확인하는 것이 중요합니다(예, 연산 증폭기는 실패할 수 있고 실패할 수 있습니다).

---

참조

오디오 파워 앰프 디자인 핸드북, Douglas Self - 2012, ISBN 1136123660
Simple DC Servos - Wayne Stegall
Ask the Doctors: Servos - by Dr. Dave Berners (Universal Audio WebZine, Volume 4, Number 9, December 2006)

흥미롭게도, 오디오 응용 프로그램용 DC 서보의 발명가라고 주장하는 사람으로부터 이메일을 받았지만 임의의 이메일 주소에서 온 것(그래서 답장이 반송됨)이고 어떤 종류의 증거도 제공하지 않았기 때문에 저작자 표시 요청을 무시하기로 결정했습니다. 아이디어의 실제 발명가가 저에게 연락하여 수용 가능한 증거를 제공할 준비가 되어 있다면 이 정보를 포함하겠습니다.

[반달]

설명이 너무 장황합니다.

DC 앰프에서 DC로부터 보호기능이나 DC Servo 회로에는 DC 차단을 위한 캐패시터가 필수로 들어가고..
초저역의 차단주파수 이하에서 Rining 에 의한 왜곡을 피할 수 없다.
DC Servo의 고장에 의해 DC 제거에 실패할 가능성도 있다.

Servo가 죽어도 스피커가 안전한지 여부를 철저히 테스트해야한다.

DC Servo 사용한 앰프이거나 전통적인 방법으로 DC를 차단하는 앰프나 청감상 느끼기 어렵다.
피드백에 전해콘 1개로 가능할 것을...
DC Servo 회로에 OP-AMP와 저항 그리고 캐패시터 등 부품수 증가로 인한...

복잡성과 안정성 관련 복잡한 테스트 과정이 과연 필요할까?? 를
이 글의 필자는 강조하고 싶은 거 같습니다.

[반달]

DC Servo를 사용한다 해도 고가의 스피커 안전을 위해 DC 차단 회로는
별도로 추가하는 것이 정신 건강에 도움 될 듯합니다.

[이기봉]

한참 읽었습니다... 이렇게 만들면 엄청 좋은 것이다.... 라고 생각하지는 않습니다
좋은 점이 있다면...??...글쎄요....일장 일단....이겠지요

[반달]

위 글의 필자처럼 효과 아주 미미하다 샹각합니다.

다른 글을 읽어봐도..

출력에 나타나는 DC드리프트 200mV 정도를..
1uV 정도로 낮게해주는 노이즈 저감효과라 표현합니다.

물론 200mV DC에 의한 보이스코일의 이동이 소리에 약간의 영향을 미치기는 할 겁니다.
그 것을 사람 귀가 느낄 수 있는 지는 모릅니다.

진공관 앰프는 DC로부터 완전격리(혹 출력 트랜스 화재로 100볼트 이상 DC가해질 가능성은 있죠) 되므로 TR OCL 앰프처럼 염려는 안해도 되는 장점이 있습니다.